JPS604982A - 陰極線管のためのプログラム可能タイミング回路 - Google Patents
陰極線管のためのプログラム可能タイミング回路Info
- Publication number
- JPS604982A JPS604982A JP59049446A JP4944684A JPS604982A JP S604982 A JPS604982 A JP S604982A JP 59049446 A JP59049446 A JP 59049446A JP 4944684 A JP4944684 A JP 4944684A JP S604982 A JPS604982 A JP S604982A
- Authority
- JP
- Japan
- Prior art keywords
- line
- events
- character
- counter
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は陰極線管のためのプログラム可能タイミング回
路に関する。
路に関する。
周知の如き、陰極線管は正しく動作させるために種々の
タイミング信号を必要とする。例えば水平同期の開始/
停止、開始/停止時ブランキング、ラスク走査線の終り
、フレームの終り、カーソル、表示予行等には信号が必
要とされる。初期の陰極線管は専用のタイミング回路を
使用したが、近年はプログラム可能タイミング回路が与
えられている。この様な回路は種々のパラメータを与え
ることによって特定の陰極線管(CRT)に適合できる
様にされている。
タイミング信号を必要とする。例えば水平同期の開始/
停止、開始/停止時ブランキング、ラスク走査線の終り
、フレームの終り、カーソル、表示予行等には信号が必
要とされる。初期の陰極線管は専用のタイミング回路を
使用したが、近年はプログラム可能タイミング回路が与
えられている。この様な回路は種々のパラメータを与え
ることによって特定の陰極線管(CRT)に適合できる
様にされている。
[従来技術]
この様なプログラム可能なタイマの代表的なものはモト
ローラ6845 (登録商標)回路として、モトローラ
社によって販売されている。従来のタイマでは、各プロ
グラム可能な時間を得るためにはその時間を記憶するレ
ジスタ及びレジスタの内容をカウンタの内容とを比較す
る比較装置を通常必要とする。一致が検出されたときに
、適当なタイミング信号が誘導されている。
ローラ6845 (登録商標)回路として、モトローラ
社によって販売されている。従来のタイマでは、各プロ
グラム可能な時間を得るためにはその時間を記憶するレ
ジスタ及びレジスタの内容をカウンタの内容とを比較す
る比較装置を通常必要とする。一致が検出されたときに
、適当なタイミング信号が誘導されている。
ドイツ特許明細書GB−A第2075791号は記憶さ
れた各語がタイミング状態に対応し、各出力ピッ1−が
同期ビデオ関連信号を与える小さなランダム・アクセス
・メモリを含むプログラム可能タイミング信号発生装置
を開示している。しかしながら、この装置はスクリーン
上の特定点で制御出力を与える様に設計された発生装置
ではなく、文字カウンタ、行もしくは線カウンタを持た
ない。
れた各語がタイミング状態に対応し、各出力ピッ1−が
同期ビデオ関連信号を与える小さなランダム・アクセス
・メモリを含むプログラム可能タイミング信号発生装置
を開示している。しかしながら、この装置はスクリーン
上の特定点で制御出力を与える様に設計された発生装置
ではなく、文字カウンタ、行もしくは線カウンタを持た
ない。
この装置は長い時間間隔で分離された短かい高分解能バ
ーストをなす完全なパルス列を与えるだけである。
ーストをなす完全なパルス列を与えるだけである。
[発明が解決しようとする問題点]
本発明の目的は一度所望の値がロードされると、必要な
信号を誘導するのに簡単な巡回動作及びアドレッシング
だけを必要とする、大規模集積回路で容易に具体化でき
るプログラム可fMcRTタイミング回路を与えること
にある。
信号を誘導するのに簡単な巡回動作及びアドレッシング
だけを必要とする、大規模集積回路で容易に具体化でき
るプログラム可fMcRTタイミング回路を与えること
にある。
[問題点を解決するための手段]
本発明に従う陰極線管のためのプログラム可能タイミン
グ回路は電子ビームがCRTの表面を横切る時の電子ビ
ームの位置を示すカウントを含むカウンタ、記憶された
値とカウンタ中のカラン1−を比較し、成る事象を発生
すべき事を示す比較装置及び一致が得られた時にタイミ
ング信号を発生する装置を含み、複数個の記憶された値
が事象が生ずべき時に正しい順序で上記比較装置に提示
されるようにレジスタ・スタック中に記憶されていて、
上記発生装置は上記一致が検出された時の事象を示すフ
ラッグを解読するように動作可能であることを特徴とす
る。
グ回路は電子ビームがCRTの表面を横切る時の電子ビ
ームの位置を示すカウントを含むカウンタ、記憶された
値とカウンタ中のカラン1−を比較し、成る事象を発生
すべき事を示す比較装置及び一致が得られた時にタイミ
ング信号を発生する装置を含み、複数個の記憶された値
が事象が生ずべき時に正しい順序で上記比較装置に提示
されるようにレジスタ・スタック中に記憶されていて、
上記発生装置は上記一致が検出された時の事象を示すフ
ラッグを解読するように動作可能であることを特徴とす
る。
マイクロプロセッサで制御されるCRT表示装置におい
ては、レジスタ・スタックはそのロード可能な部分にマ
イクロプロセッサがロードするまで使用される読取り専
用記憶装置(RO8)を有することが好ましい。省略暗
状態、即ち電力がオンになった直後には、RO8中に符
号化されている事象のみが比較装置に提示されるように
アドレス機構が働らく。
ては、レジスタ・スタックはそのロード可能な部分にマ
イクロプロセッサがロードするまで使用される読取り専
用記憶装置(RO8)を有することが好ましい。省略暗
状態、即ち電力がオンになった直後には、RO8中に符
号化されている事象のみが比較装置に提示されるように
アドレス機構が働らく。
[実施例]
本発明と比較するために、従来の実施例を示した第2図
を参照するに、タイミング信号を必要とする各事象毎に
一つ当て存在するレジスタ1乃至12が与えられた代表
的なCRTタイマが示されている。レジスタ1乃至3に
は夫々同期開始、同期停止、線の終りが含まれ、レジス
タ5乃至7には夫々カーソル・スイッチ、表示予行の最
後が、レジスタ9乃至11には垂直同期開始、垂直同期
停止、フレームの終りが、レジスタ4.8.12には夫
々その他の事象が含まれている。レジスタ1乃至12に
は夫々比較装置13乃至25が関連している。レジスタ
及び関連比較装置はそのタイミング信号が文字位置、行
位置もしくは線位置のどれに依存しているかによって3
つの群に分けられている。木切m8における文字位置と
は水平方向のラスク走査線に沿った水平方向位置である
。
を参照するに、タイミング信号を必要とする各事象毎に
一つ当て存在するレジスタ1乃至12が与えられた代表
的なCRTタイマが示されている。レジスタ1乃至3に
は夫々同期開始、同期停止、線の終りが含まれ、レジス
タ5乃至7には夫々カーソル・スイッチ、表示予行の最
後が、レジスタ9乃至11には垂直同期開始、垂直同期
停止、フレームの終りが、レジスタ4.8.12には夫
々その他の事象が含まれている。レジスタ1乃至12に
は夫々比較装置13乃至25が関連している。レジスタ
及び関連比較装置はそのタイミング信号が文字位置、行
位置もしくは線位置のどれに依存しているかによって3
つの群に分けられている。木切m8における文字位置と
は水平方向のラスク走査線に沿った水平方向位置である
。
従って仮りにCRT表示装置がスクリーンを横切って8
0文字までを表示し得るものとすれば、80文字位置に
帰線のためのゆとりを与えるための表示されない位置(
例えば20)を加えた水平位置が存在する。線位置は走
査線の垂直位置であり、例えば各表示文字の各行に12
本のラスク走査線を必要とするならば、24行で288
本の走査線が必要になる。
0文字までを表示し得るものとすれば、80文字位置に
帰線のためのゆとりを与えるための表示されない位置(
例えば20)を加えた水平位置が存在する。線位置は走
査線の垂直位置であり、例えば各表示文字の各行に12
本のラスク走査線を必要とするならば、24行で288
本の走査線が必要になる。
発振器oSCによって線26上に与えられるパルスによ
ってインクレメントされる文字カウンタ25は電子ビー
ムがスクリーンを横切ってラスク走査する時の電子ビー
ムの現在の水平位置を含む。
ってインクレメントされる文字カウンタ25は電子ビー
ムがスクリーンを横切ってラスク走査する時の電子ビー
ムの現在の水平位置を含む。
行カウンタ27は現在の行位置を含み、線カウンタ28
は現在の走査線位置を含む。データ・バス29を介して
、種々の値をレジスタ1乃至12へ導入できる。
は現在の走査線位置を含む。データ・バス29を介して
、種々の値をレジスタ1乃至12へ導入できる。
ビームの水平位置に依存する事象、即ち文字カウントの
代表的なものは水平同期開始、水平同期停止、走査線の
終り等であり、これらの事象が発生すべき位置を示す適
切なカウントがレジスタ1乃至4にロードされる。一致
が示されると、出力線30乃至32上の信号がその事象
の発生のタイミングを示す。線の終り出力32は文字カ
ウンタ25をリセットし、線カウンタ2Bをインクレメ
ントするのに使用される。第1図では行カウンタ27を
インクレメントするのに使用される出力線32は簡単に
示されているが実際には行カウンタは走査線が文字行の
最後の走査線(例えば第8番目)である時にのみ走査線
の終りでインフレメン1−さJLる事に注意されたい。
代表的なものは水平同期開始、水平同期停止、走査線の
終り等であり、これらの事象が発生すべき位置を示す適
切なカウントがレジスタ1乃至4にロードされる。一致
が示されると、出力線30乃至32上の信号がその事象
の発生のタイミングを示す。線の終り出力32は文字カ
ウンタ25をリセットし、線カウンタ2Bをインクレメ
ントするのに使用される。第1図では行カウンタ27を
インクレメントするのに使用される出力線32は簡単に
示されているが実際には行カウンタは走査線が文字行の
最後の走査線(例えば第8番目)である時にのみ走査線
の終りでインフレメン1−さJLる事に注意されたい。
同様に、行カウン1−もしくは線カウントに依存する事
象のカウントはデータ・バス29を介して適切なレジス
タにロードされる。適切なカウントに達すると、出力が
線33乃至38上に出力される。このような回路の配列
は実際に動作するとはいえ、成る欠点を有する。即ちこ
の回路は各プログラム可能な時間を得るのにレジスタ及
び比較装置を必要とするので比較的高価につく。同様に
、基本的表示特性が固定されると、現存の再タイミング
機構を除き新しい特徴を付加することは不可能ではない
が相当困難である。
象のカウントはデータ・バス29を介して適切なレジス
タにロードされる。適切なカウントに達すると、出力が
線33乃至38上に出力される。このような回路の配列
は実際に動作するとはいえ、成る欠点を有する。即ちこ
の回路は各プログラム可能な時間を得るのにレジスタ及
び比較装置を必要とするので比較的高価につく。同様に
、基本的表示特性が固定されると、現存の再タイミング
機構を除き新しい特徴を付加することは不可能ではない
が相当困難である。
しかし、本発明に従−う第1図に示されたタイミング回
路は事象の各群に対して一個当て合計わずか3つの比較
装置を使用し1個別的レジスタに代って、レジスタ・ス
タックを使用する。これ゛によってはるかに汎用性のあ
る配列体が得られ、大規模集積(LSI)回路で具体化
するのにより適する様になる。
路は事象の各群に対して一個当て合計わずか3つの比較
装置を使用し1個別的レジスタに代って、レジスタ・ス
タックを使用する。これ゛によってはるかに汎用性のあ
る配列体が得られ、大規模集積(LSI)回路で具体化
するのにより適する様になる。
第1図を参照するに、3つのカウンタ40乃至42は夫
々現在の文字、(走査)線及び行カウントを含んでいる
。文字カウント40は線43を介して発振器O8Cのカ
ウントによってインクレメントされる。しばしば生ずる
が1文字カウンタ40がリセットされる時は、文字カウ
ンタ40は線44を介して線カウンタ41をインクレメ
ントする。同様に数走査線毎に行カウンタ42がインク
レメントされる。各カウンタは比較装置45.46もし
くは47と関連している。従って比較装置45は文字事
象の、比較装置46は線事象の及び比較装置47は行事
象のタイミングを誘導するのに使用される。
々現在の文字、(走査)線及び行カウントを含んでいる
。文字カウント40は線43を介して発振器O8Cのカ
ウントによってインクレメントされる。しばしば生ずる
が1文字カウンタ40がリセットされる時は、文字カウ
ンタ40は線44を介して線カウンタ41をインクレメ
ントする。同様に数走査線毎に行カウンタ42がインク
レメントされる。各カウンタは比較装置45.46もし
くは47と関連している。従って比較装置45は文字事
象の、比較装置46は線事象の及び比較装置47は行事
象のタイミングを誘導するのに使用される。
タイミングを必要とする全ての事象は発生の順序にレジ
スタ・スタック48中にロードされる。
スタ・スタック48中にロードされる。
スタック48中の各項目は発生時間が決められている事
象を同定するためのフラッグを有する。動作中、アドレ
ス回路49は最初の項目を比較装置45に提示し、一致
が得られた時は、各項目中のフラッグがフラッグ解読装
置50中において解読され、事象の性質、例えば水平同
期開始がその複数の出力の1つに与えられる。一致が得
られる容度に、アドレス回路49はレジスタ・スタック
4B中の次の項目を比較装置に提示する。
象を同定するためのフラッグを有する。動作中、アドレ
ス回路49は最初の項目を比較装置45に提示し、一致
が得られた時は、各項目中のフラッグがフラッグ解読装
置50中において解読され、事象の性質、例えば水平同
期開始がその複数の出力の1つに与えられる。一致が得
られる容度に、アドレス回路49はレジスタ・スタック
4B中の次の項目を比較装置に提示する。
レジスタ・スタック中の項目は文字カウンタもしくは他
のカウンタをリセットするといった内部動作を必要とす
る事象を含んでいる。同様にレジスタ・スタックの項目
は例えば他のカウンタ、即ち線カウンタもしくは行カウ
ンタの内容と比較される線もしくは行タイミングを含む
(順番になっていない)スタックの異なる領域を必要と
する。
のカウンタをリセットするといった内部動作を必要とす
る事象を含んでいる。同様にレジスタ・スタックの項目
は例えば他のカウンタ、即ち線カウンタもしくは行カウ
ンタの内容と比較される線もしくは行タイミングを含む
(順番になっていない)スタックの異なる領域を必要と
する。
この様にして、全てのプログラム可能な事象はランダム
・アクセス・メモリの単一の領域に含まれ得る。文字、
線もしくは行依存事象は互いに一群にまとめる方が便利
であるので、図示された配列体が好ましいものである。
・アクセス・メモリの単一の領域に含まれ得る。文字、
線もしくは行依存事象は互いに一群にまとめる方が便利
であるので、図示された配列体が好ましいものである。
もし文字カウントがスクリーン最上部の左のOから始ま
って最下部の右の最大カウントに達する様に増大するな
らば、全ての事象は文字カウントを基にして時間が与え
られるので、唯一個のカウンタ及び−個の比較装置を使
用することが可能である。この場合、各事象は厳密に順
番にロードされる。
って最下部の右の最大カウントに達する様に増大するな
らば、全ての事象は文字カウントを基にして時間が与え
られるので、唯一個のカウンタ及び−個の比較装置を使
用することが可能である。この場合、各事象は厳密に順
番にロードされる。
プログラム可能な時間がレジスタ・スタックにロードさ
れない時には、タイミングの省略時集合を与えることが
便利である。この場合、小さな読取専用記憶装置(RO
8、図示せず)がこの省略時集合を与えることができる
。省略待状態、例えば表示装置の電力がオンになった直
後には、アトレイ回路49はRO8中に符号化されてい
る事象のみが比較装置に提示されるよう確保する。
れない時には、タイミングの省略時集合を与えることが
便利である。この場合、小さな読取専用記憶装置(RO
8、図示せず)がこの省略時集合を与えることができる
。省略待状態、例えば表示装置の電力がオンになった直
後には、アトレイ回路49はRO8中に符号化されてい
る事象のみが比較装置に提示されるよう確保する。
第3図は文字事象のための、レジスタ・スタック中の項
目のフォーマットを示している。一本の走査線中には次
の8つの事象が生じ得る。
目のフォーマットを示している。一本の走査線中には次
の8つの事象が生じ得る。
水平同期開始/停止
ブランキングの開始/停止
画面移動(スクロール)領域への導入/退去フレーム及
びスライス位置チェック 線の終り スタック中の8個の位置はこれらの水平事象即ち文字事
象のために保存され、第3図に示された如く符号化され
ている。フィールドO乃至7中にある文字位置番号が文
字カウンタと一致する時は、フィールド11乃至15中
のフラッグが解読装置50中で検査され、適切な動作が
行われる。例えば同期フラッグ上の「1」は図示されて
いない同期ランチをセラ1−シ、「0」はリセットする
。線の終りフラッグは文字カウンタ40をリセットする
。DO線及びスライス・フラッグは線スタックの内容と
線カウンタの内容を比較し、続いて同様の比較をスライ
ス及びスクロールされたスライス・カウンタに対して行
なう。
びスライス位置チェック 線の終り スタック中の8個の位置はこれらの水平事象即ち文字事
象のために保存され、第3図に示された如く符号化され
ている。フィールドO乃至7中にある文字位置番号が文
字カウンタと一致する時は、フィールド11乃至15中
のフラッグが解読装置50中で検査され、適切な動作が
行われる。例えば同期フラッグ上の「1」は図示されて
いない同期ランチをセラ1−シ、「0」はリセットする
。線の終りフラッグは文字カウンタ40をリセットする
。DO線及びスライス・フラッグは線スタックの内容と
線カウンタの内容を比較し、続いて同様の比較をスライ
ス及びスクロールされたスライス・カウンタに対して行
なう。
同様な符号化機構は垂直フレームもしくは線事象を示し
た第4図及び垂直スライスもしくは行事銀を示した第5
図の場合にも適用される。
た第4図及び垂直スライスもしくは行事銀を示した第5
図の場合にも適用される。
文字事象スタックの制御の下に、線毎に1回、行カウン
タ42はスライスもしくは行事像スタックと比較される
。もし番号が一致すると、フラッグが検査され、適切な
ラッチ(図示されず)がセットもしくはリセットされる
。もしスクロール・オフセットがアクティブならば、行
カウンタ42がリセットされ、スクロール制御論理装置
(図示されず)が信号を受取って、行の境界が交差した
ことが示される。同様に行カウンタは一走査線当り行事
像スタックの内容と比較され、行の走査線上でアクティ
ブな事象を決定する。これらの事象(例えば下線)は別
個のラッチ(図示せず)に保持される。
タ42はスライスもしくは行事像スタックと比較される
。もし番号が一致すると、フラッグが検査され、適切な
ラッチ(図示されず)がセットもしくはリセットされる
。もしスクロール・オフセットがアクティブならば、行
カウンタ42がリセットされ、スクロール制御論理装置
(図示されず)が信号を受取って、行の境界が交差した
ことが示される。同様に行カウンタは一走査線当り行事
像スタックの内容と比較され、行の走査線上でアクティ
ブな事象を決定する。これらの事象(例えば下線)は別
個のラッチ(図示せず)に保持される。
タイミング兼同期回路はスタックからの事象の順次検索
に依存するので、マイクロコードもしくは他の制御論理
装置はスタック中に対応する順序でロードする必要があ
る。従って、事象のタイミングを変更した場合には、成
る再配列が必要になる。
に依存するので、マイクロコードもしくは他の制御論理
装置はスタック中に対応する順序でロードする必要があ
る。従って、事象のタイミングを変更した場合には、成
る再配列が必要になる。
次はタイマ内でプログラムできるパラメータのリストで
ある。
ある。
(1)水平走査線長
一走査線当りの文字の総数、即ち水平同期期間を定める
(8ピツ1〜で帰線を含む256文字までが可能である
)。
(8ピツ1〜で帰線を含む256文字までが可能である
)。
(2)水平同期開始位置
同期+3FJ始時の文字位置番号(8ピッ1−)(3)
水平同期停止位置 同期停止の文字位置番号(8ビツト) (4)水平余白開始位置 これは水平ブランキングの開始位置を定める(8ビツト
) (5)水平余白停止位置 これは水平ブランキングの停止位置を定める(8ビツト
) (6)垂直表示 表示装置中の走査線の総数、即ち垂直同期期間を定める
(10ビツトにより帰線を含む1024本の線までが可
能になる) (7)垂直同期開始位置 垂直同期パルスを開始させる線の番号(10ビツト) (8)垂直同期停止位置 垂直同期を停止させる線の番号(10ビツト)(9)垂
直余白開始位置 垂直ブランキングの開始を決定する線の番号(10ビツ
ト) (10)垂直余白停止位置 垂直ブランキングの停止を決定する(10ビツト) (11)−文字行当りの走査線の数 −文字当りの走査線の総数を決定する(5ビツト) (12)下線を有する線 下線が現われる線の符号を決定する(5ピッ1−)(1
3) カーソル開始線 可逆カーソルが出発すべき線番号を決定する(5ビツト
) (14) カーソル線 可逆カーソルが停止すべき、もしくは通常のカーソルが
引かれるべき線の番号を決定する(5ビツト) (15)スクロール・オフセット スクロール・カウンタが主行カウンタからオフセラ1〜
させる走査線の番号を決定する(5ビツト)(16)
スクロール区画開始文字 スクロールさるべき区画が開始する文字の番号を決定す
る(8ビツト) (17) スクロール区画停止文字 スクロールさるべき区画が停止する文字の番号を決定す
る(8ビツト) (18) スクロール区画開始行 スクロールさるべき区画が開始する線の番号を決定する
(10ビツト) (19) スクロール区画停止行 スクロールさるべき区画が停止する線の番号を決定する
(10ビツト) 第1図に示されたタイマと協働する種々のアナログ回路
は本発明とは直接関係がないので図示されていない。同
様に表示装置の全体的制御論理装置の詳細は示されてい
ない。しかしながら、表示装置は周知のIBM8775
表示装置ステージ旦ンと同様にマイクロプロセッサによ
って制御さ・れる。しかしながら本発明はマイクロプロ
セッサ制御表示装置中で使用されるのに制限されない。
水平同期停止位置 同期停止の文字位置番号(8ビツト) (4)水平余白開始位置 これは水平ブランキングの開始位置を定める(8ビツト
) (5)水平余白停止位置 これは水平ブランキングの停止位置を定める(8ビツト
) (6)垂直表示 表示装置中の走査線の総数、即ち垂直同期期間を定める
(10ビツトにより帰線を含む1024本の線までが可
能になる) (7)垂直同期開始位置 垂直同期パルスを開始させる線の番号(10ビツト) (8)垂直同期停止位置 垂直同期を停止させる線の番号(10ビツト)(9)垂
直余白開始位置 垂直ブランキングの開始を決定する線の番号(10ビツ
ト) (10)垂直余白停止位置 垂直ブランキングの停止を決定する(10ビツト) (11)−文字行当りの走査線の数 −文字当りの走査線の総数を決定する(5ビツト) (12)下線を有する線 下線が現われる線の符号を決定する(5ピッ1−)(1
3) カーソル開始線 可逆カーソルが出発すべき線番号を決定する(5ビツト
) (14) カーソル線 可逆カーソルが停止すべき、もしくは通常のカーソルが
引かれるべき線の番号を決定する(5ビツト) (15)スクロール・オフセット スクロール・カウンタが主行カウンタからオフセラ1〜
させる走査線の番号を決定する(5ビツト)(16)
スクロール区画開始文字 スクロールさるべき区画が開始する文字の番号を決定す
る(8ビツト) (17) スクロール区画停止文字 スクロールさるべき区画が停止する文字の番号を決定す
る(8ビツト) (18) スクロール区画開始行 スクロールさるべき区画が開始する線の番号を決定する
(10ビツト) (19) スクロール区画停止行 スクロールさるべき区画が停止する線の番号を決定する
(10ビツト) 第1図に示されたタイマと協働する種々のアナログ回路
は本発明とは直接関係がないので図示されていない。同
様に表示装置の全体的制御論理装置の詳細は示されてい
ない。しかしながら、表示装置は周知のIBM8775
表示装置ステージ旦ンと同様にマイクロプロセッサによ
って制御さ・れる。しかしながら本発明はマイクロプロ
セッサ制御表示装置中で使用されるのに制限されない。
[発明の効果コ
本発明により、少ない数の比較装置によって、従来の多
数の比較装置を有する回路と同じ効果が得られ、レジス
タ・スタックにより個々のレジスタを入れ換れ、必要な
信号を得るのに簡単な操作しか要しないCRTタイミン
グ回路が得られた。
数の比較装置を有する回路と同じ効果が得られ、レジス
タ・スタックにより個々のレジスタを入れ換れ、必要な
信号を得るのに簡単な操作しか要しないCRTタイミン
グ回路が得られた。
第1図はレジスタ・スタックを使用した本発明の好まし
い実施例のブロック図である。第2図は代表的な従来プ
ログラム可能なCRTタイマのブロック図である。第3
図、第4図、第5図はレジスタ・スタック中の種々の項
目のフォーマツ1−を示した図である。 40・・・・文字カウンタ、41・・・・線カウンタ、
42・・・・行カウンタ、45.46.47・・・・比
較装置、48・・・・レジスタ・スタック、49・・・
・アドレス回路、5o・・・・フラッグ解読装置。
い実施例のブロック図である。第2図は代表的な従来プ
ログラム可能なCRTタイマのブロック図である。第3
図、第4図、第5図はレジスタ・スタック中の種々の項
目のフォーマツ1−を示した図である。 40・・・・文字カウンタ、41・・・・線カウンタ、
42・・・・行カウンタ、45.46.47・・・・比
較装置、48・・・・レジスタ・スタック、49・・・
・アドレス回路、5o・・・・フラッグ解読装置。
Claims (1)
- 電子ビームが陰極線管の表面を横切って走査する時の電
子ビームの位置を示すカウントを含むカウンタと、いく
つかの事象を発生すべき時を示す複数の記憶値と上記カ
ウントを比較する比較装置と、」二記比較の結果一致が
得られた時にタイミング信号を発生する発生装置とより
成り、複数の上記記憶値は事象を発生すべき正しい順序
で上記比較装置に供給されるようにレジスタ・スタック
中に記憶されていて、上記発生装置は上記一致が検出さ
れた時に事象を示すフラッグを解読する事を特徴とする
陰極線管のためのプログラム可能タイミング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP83303792.2 | 1983-06-30 | ||
| EP83303792A EP0130247B1 (en) | 1983-06-30 | 1983-06-30 | Programmable timing circuit for cathode ray tube |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604982A true JPS604982A (ja) | 1985-01-11 |
| JPH0320756B2 JPH0320756B2 (ja) | 1991-03-20 |
Family
ID=8191201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049446A Granted JPS604982A (ja) | 1983-06-30 | 1984-03-16 | 陰極線管のためのプログラム可能タイミング回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4644340A (ja) |
| EP (1) | EP0130247B1 (ja) |
| JP (1) | JPS604982A (ja) |
| DE (1) | DE3370090D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147295A (ja) * | 1990-10-11 | 1992-05-20 | Sharp Corp | 走査線位置検出装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837563A (en) * | 1987-02-12 | 1989-06-06 | International Business Machine Corporation | Graphics display system function circuit |
| US4874992A (en) * | 1988-08-04 | 1989-10-17 | Honeywell Inc. | Closed loop adaptive raster deflection signal generator |
| US10416703B2 (en) * | 2017-08-10 | 2019-09-17 | Ambiq Micro, Inc. | Counter/timer array for generation of complex patterns independent of software control |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742081A (en) * | 1980-08-28 | 1982-03-09 | Tokyo Shibaura Electric Co | Display unit |
| JPS5745587A (en) * | 1980-08-30 | 1982-03-15 | Fujitsu Ltd | Figure enlargement display unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3396377A (en) * | 1964-06-29 | 1968-08-06 | Gen Electric | Display data processor |
| US3522597A (en) * | 1965-11-19 | 1970-08-04 | Ibm | Execution plotter |
| US4232374A (en) * | 1977-08-11 | 1980-11-04 | Umtech, Inc. | Segment ordering for television receiver control unit |
-
1983
- 1983-06-30 DE DE8383303792T patent/DE3370090D1/de not_active Expired
- 1983-06-30 EP EP83303792A patent/EP0130247B1/en not_active Expired
- 1983-12-19 US US06/562,949 patent/US4644340A/en not_active Expired - Fee Related
-
1984
- 1984-03-16 JP JP59049446A patent/JPS604982A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742081A (en) * | 1980-08-28 | 1982-03-09 | Tokyo Shibaura Electric Co | Display unit |
| JPS5745587A (en) * | 1980-08-30 | 1982-03-15 | Fujitsu Ltd | Figure enlargement display unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147295A (ja) * | 1990-10-11 | 1992-05-20 | Sharp Corp | 走査線位置検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130247A1 (en) | 1985-01-09 |
| DE3370090D1 (en) | 1987-04-09 |
| US4644340A (en) | 1987-02-17 |
| EP0130247B1 (en) | 1987-03-04 |
| JPH0320756B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714919A (en) | Video display with improved smooth scrolling | |
| US4203107A (en) | Microcomputer terminal system having a list mode operation for the video refresh circuit | |
| US4486856A (en) | Cache memory and control circuit | |
| GB1311503A (en) | Display device including roll and crawl capabilities | |
| US3740743A (en) | Character generating apparatus for television titling | |
| US3895375A (en) | Display apparatus with facility for underlining and striking out characters | |
| US5396297A (en) | Character display device for displaying characters on a television screen | |
| EP0004797A2 (en) | Video display control apparatus | |
| GB2174277A (en) | Method and system for displaying multiple images on a display screen | |
| US4156238A (en) | Display apparatus having variable text row formating | |
| JPS604982A (ja) | 陰極線管のためのプログラム可能タイミング回路 | |
| GB1574173A (en) | Character generating circuit | |
| US4390780A (en) | LSI Timing circuit for a digital display employing a modulo eight counter | |
| US3827041A (en) | Display apparatus with visual segment indicia | |
| GB1404066A (en) | Apparatus for the processing of digital symbol data for the purpose of displaying text on a television monitor | |
| US3913089A (en) | Method and apparatus for generating a traveling display | |
| EP0110180A1 (en) | Storage apparatus for video data | |
| US3735385A (en) | Circuit arrangement for character display | |
| US5012232A (en) | Bit mapped memory plane with character attributes for video display | |
| EP0057314B1 (en) | Lsi timing circuit for a digital display employing a modulo eight counter | |
| JP2623541B2 (ja) | 画像処理装置 | |
| CA1236601A (en) | Window borderline generating circuit for crt display | |
| US4870407A (en) | Video display apparatus | |
| JPS60177388A (ja) | Crt表示用大規模集積回路 | |
| JPS6361675B2 (ja) |