JPS6050083B2 - 電力増幅回路 - Google Patents

Description

【発明の詳細な説明】 本発明はＢ級動作の場合とほぼ同様の電力効率で作動
し、かつスイッチング歪の発生しない電力増幅回路に関
する。

従来、オーディオ用の電力増幅回路にはシングルエン
デツドプツシユプル（以１ゝＥＰＰと略記する。

）回路が多用され、特に電力効率の良好なために所定の
アイドリング電流を流す様にはするがＢ級動作をするよ
うにバイアスしたＢ級ＳＥＰＰ電力増幅回路が採用され
ている。 しかるにＢ級ＳＥＰＰ電力増幅回路は、入力
信号の正の半サイクルの期間と、入力信号の負の半サイ
クルの期間とにおいて、アイドリング電流を無視すれば
、それぞれ負荷に電力を供給するトランジスタは異なり
、入力信号の正の半サイクルの期間と負の半サイクルの
期間との切替りに応じてトランジスタのスイッチングが
行われ、トランジスタのキャリヤ蓄積効果などに寄因し
てスイッチング歪が発生する欠点があた。

本発明は上記にかんがみなされたもので、上記の欠点
を解消してＢ級動作の場合とほぼ同様の電力効率で動作
し、入力信号の正、負の半サイクルの期間の切替りに応
じてトランジスタのスイッチングをさせない様にすると
ともに、低インピーダンス負荷に対しても大出力電力時
まで総てのトランジスタをオン状態に維持してスイッチ
ング歪の発生しない電力増幅回路を提供することを目的
とするものであつて、以下本発明を実施例により説明す
る。

第１図は本発明の一実施例の回路図てある。

本発明の一実施例の電力増幅回路は、トランジスタ１の
エミッタとトランジスタ２のコレクタとの間に、タイオ
ート３と抵抗４との並列回路に抵抗５を直列接続した第
１の回路を接続してトランジス夕１と２とをインバーテ
ツドダーリントン接続し、ダイオード３と抵抗５との共
通接続点Ｃを抵抗６を通して負荷７に接続し、同様にト
ランジスタ８のエミッタとトランジスタ９のコレクタと
の間に、ダイオード１０と抵抗１１との並列回路に抵抗
１２を直列接続した第２の回路を接続してトランジスタ
８と９とをインバーテツドダーリントン接続し、ダイオ
ード１０と抵抗１２との共通接続点Ｂを抵抗１３を通し
て負荷７に接続してＳＥＰＰ電力増幅回路を構成する。
このＳＥＰＰ電力増幅回路にさらにトランジスタ１のエ
ミッタとトランジスタ９のコレクタ点Ｄとの間にダイオ
ード１４と抵抗１５との直列回路を、またトランジスタ
２のコレクタとトランジスタ８のエミッタとの間にダイ
オード１６と抵抗１７との直列回路を接続する。なお＋
Ｂおよび−Ｂは正および負の電源端子であり、１９はト
ランジスタ２と９のベース間に接続し、トランジスタ２
と９のベースにバイアス電流を流す定電流回路である。

またバイアス回路１８はトランジスタ１および８のベー
ス間に一定のバイアス電圧を与え、無人力信号時、所定
のアイドリング電流を流し、トランジスタ１，２，８お
よび９をオン状態とし、かつ電力増幅回路がＢ級動作を
するように設定してある。なお定電流回路１９はトラン
ジスタ１および８のアイドリング電流の小さく設定した
場合においてもトランジスタ２および９をオン状態にす
るためのものである。いま上記の電力増幅回路に負の半
サイクルの入力信号を印加したとき、トランジスタ８お
よび９のコレクタ電流は増加し負荷７に電力を供給する
。入力信号の増大に従つてトランジスタ８および９のコ
レクタ電流は増大し、トランジスタ８のエミッタ電流は
抵抗１３およびダイオード１０を通つて、トランジスタ
９のコレクタ電流は抵抗１３および１２を通つて負荷７
に流入する。このときトランジスタ８のエミッタ電流の
増大にかかわらず、トランジスタ８のベース・エミッタ
間電圧■ＢＯおよびダイオード１０の両端の電圧は殆ん
ど変化しない。そこでトランジスタ８のベース点Ａ，に
対する点Ｂの電位は変化しない。また、トランジスタ９
のコレクタ電流により、点Ｂを中心として点Ｃと点Ｄと
の電位はそれぞれ（＋）側と（−）側に変化する。

そこで点Ｃとトランジスタ１のエミッタ点Ｅとの間の電
圧がダイオード３をオン状態に維持するための電圧０．
６■を維持できなくなり、ダイオード３はカットオフ状
態となる。入力信号が増大してダイオード３がカットオ
フ状態となつても、このときにおいて仮りにダイオード
１４および抵抗１５を無視すればトランジスタ１のエミ
ッタ点Ｅの電位は上昇しトランジスタ１をオフ方向にす
るが、ダイオード１４と抵抗１５の存在により、抵抗１
５を通して流れる電流が増加し、トランジスタ１のエミ
ッタの電位を下げ、トランジスタ１はオン状態に維持さ
れる。

いま、ダイオード３がカットオフ状態となつたとき、抵
抗４，６，１２，１３および１５は第２図に示す如くブ
リツヂ回路を構成する。抵抗６を流れる電流値は極めて
小さいために抵抗６を無視すればこのブリツヂ回路は抵
抗４，１２，１３および１５からなることになる。いま
抵抗４，５，６，１１，１２，１３，１５および１７の
抵抗値をＲ４，Ｒ５，Ｒ６，Ｒｌｌ，Ｒｌ２，Ｒｌ３９
Ｒｌ５およびＲｌ７とし、抵抗値Ｒ４９Ｒｌ。

９Ｒｌ３９Ｒｌ５の間においてＲ４ｌＲｌ２、Ｒｌ３Ｒ
Ｒｌ５に設定すれば前記ブリツヂ回路は平衡し、抵抗１
２および１３に流れる電流が如何に増大しても点Ｂと点
Ｅとの間の電圧は無人力信号時における点Ｂと点Ｅとの
間の電圧と同一で変化はなくなる。

従つてトランジスタ１はオフ状態となることはなく無信
号状態のときのトランジスタ１のエミッタ電流と同一の
エミッタ電流を流した状態のオン状態となる。また抵抗
４，１２，１３および１５の間に前記のＲ４・Ｒｌ。＝
Ｒｌ３・Ｒｌ５の関係が無い場合においても前記の如く
トランジスタ１のエミッタ電位は下つてトランジスタ１
はオン状態となるが、この場合のトランジスタ１のエミ
ッタ電流は無人力信号時のトランジスタ１のエミッタ電
流と異なつた値の状態でオン状態となることになる。ま
たトランジスタ２もオン状態である。また正の半サイク
ルの入力信号が印加された場合の動作も上記と同様であ
つて発明の詳細な説明は省略するが、この場合、負荷７
はトランジスタ１および２から電力が供給され、前記の
平衡条件はＲ５びＲｌｌ：Ｒ６供Ｒｌ７であるＯなお無
人力信号時のトランジスタ１および８のアイドリング電
流を大きく設定すれば定電流回路１９および抵抗２０お
よび２１は省略しても差支えない。

またダイオード１４および１６は無人力信号時に抵抗１
５，１７に流れる電流値を小さくするために接続したも
ので省略しても差支えない。

さらにダイオード３と抵抗４との並列回路の接続点を点
Ｃに代つて抵抗４のみをトランジスタ２のコレクタに、
ダイオード１０と抵抗１１との並列回路の接続点を点Ｂ
に代つて抵抗１１のみをトランジスタ９のコレクタに接
続しても前記と同様の作用をする。以上説明した如く本
発明によれば、入力信号の極性にかかわらず、また負荷
のインピーダンスの大小、および出力電力の大小にかか
わらず、総てのトランジスタはスイッチングすることは
なく、スイッチング歪が発生することはない。

また各トランジスタのアイドリング電流を無視すれば入
力信号の極性により負荷に電力を供給するトランジスタ
は入れ替り、その電力効率もＢ級増幅動作の場合とほぼ
同一である。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図。 第２図は本発明の一実施例の作用の説明に供する図。１
，２，８および９・・・・・・トランジスタ、３，】０
，１４および１６・・・・・・ダイオード、１８・・・
・・・バイアス回路。

Claims (1)

【特許請求の範囲】
1. １ 第１のトランジスタのコレクタを第１のおよび第２
   の抵抗の直列回路を通して負荷に接続し、第２のトラン
   ジスタのエミッタと第１および第２の抵抗の共通接続点
   との間に第１のダイオードを接続し、第１のダイオード
   に並列にもしくは第２のトランジスタのエミッタと第１
   のトランジスタのコレクタとの間に第３の抵抗を接続し
   て第１のおよび第２のトランジスタをインバーテッドダ
   ーリントン接続し、第３のトランジスタのコレクタを第
   ４のおよび第５の抵抗の直列回路を通して負荷に接続し
   、第４のトランジスタのエミッタと第４のおよび第５の
   抵抗の共通接続点との間に第２のダイオードを接続し、
   第２のダイオードに並列にもしくは第４のトランジスタ
   のエミッタと第３のトランジスタのコレクタとの間に第
   ６の抵抗を接続して第３のおよび第４のトランジスタを
   インバーテッドダーリントン接続し、第２および第４の
   トランジスタのベース間に一定電圧のバイアス電圧を印
   加してシングルエンデツドプツシユプル電力増幅回路を
   構成し、第２のトランジスタのエミッタを第７の抵抗を
   通して第３のトランジスタのコレクタに接続し、第４の
   トランジスタのエミッタを第８の抵抗を通して第１のト
   ランジスタのコレクタに接続してなることを特徴とする
   電力増幅回路。