JPS605023B2 - 記憶システム - Google Patents

Description

【発明の詳細な説明】 本発明はデータ記憶システムに関し、更に具体的に言え
ば、故障した任意の記憶装置に記憶されているデータを
再生するための改良された装置に関するものである。

典型的なデータ処理システムには、直接又は制御装置及
びチャネルを介して中央処理装置ＣＰＵに接続される１
台以上の記憶装置が含まれている。

この記憶装置は、所与のデータ処理タスクを実行する際
にＣＰＵが用いるプログラム及びデータを記憶する役目
を有する。現在のデータ処理システムには、種々の型の
記憶装置が使用されている。

これらの記憶装置の応答時間及び記憶容量はまちまちで
あり、所与のデータ処理システムのスループットを高め
る様に特定の記憶装置が選択される。通常、ＣＰＵの応
答時間に適合した応答時間を有し且つデータ記憶要件に
合った記憶容量を有するものが選択される。低速アクセ
ス記憶装置によるシステム・スルーブットに対する影響
を少なくするために、多くのデータ処理システムには、
複数の異なった型の記憶装置が使用されている。又、ア
クセス時間及び記憶容量は記憶装置のコストと関係があ
るので、通常のデータ処理システムの場合、頻繁に利用
されるデータの記憶のためには、アクセス時間が短く且
つ小容量で直接アクセス可能なモノリシック記憶装置が
用いられ、頻繁に利用されないデータの記憶のためには
、制御装置を介してシステムに接続される複数の磁気テ
ープ記憶装置や磁気ディスク記憶装置が用いられている
。磁気テープ記憶装置や磁気ディスク記憶装置は、モノ
リシック記憶装置の記憶容量よりも非常に大きな記憶容
量を有し、従って、バイト当りの記憶装置のコストは比
較的低い。この様な大容量記憶装置には非常に多くの情
報が記憶されているので、その情報が完全に利用できな
くなるほどの故障が起こったら大変である。

この様な故障が起こると、システム全体が休止状態にな
る。従来、この様な問題を解決するための幾つかの技法
が知られている。

そのうちの最も単純な技法は２組の記憶装置を用意し、
全てのデータについての２重のファイルを維持するもの
である。この技法によって前記の問題は解決されるけれ
ど、新たに別の問題が生ずる。先ず、記憶装置に関する
コストが２倍になる。その上、記憶されているデータの
変更は２つのレコードを書き直すことを必要としている
ために、システムのパホーマンスが少なからぬ影響を受
けるし、更に主たるレコードが利用できなくなったとき
のために、その写しとしてのレコードのありかを常時監
視することが必要である。レコードが比較的少ないシス
テムにおいては、エラー修正コードＥＣＣを用い、レコ
ードに関してＥＣＣシンドローム・ビットを生成する技
法を用いることが考えられる。

読取った少量のデータの誤りは、ＥＣＣシンドローム・
ビットを用いることによって修正可能であるが、誤った
又は利用可能でない長いレコードを修正若しくは再生す
るためには、この技法は不適当である。従来提案された
別の技法は、検査合計（チェック・サム）を用いるもの
である。

この場合、第１の記憶装置の内容と第２の記憶装置を内
容との排他的論理和演算によって得られる検査合計が第
３の記憶装置に記憶される。この技法は、付加的な記憶
装置を１つしか必要としない点で、前述の２倍の記憶装
置を必要とする技法よりも有利である。但し、第１及び
第２の記憶装置のいずれかのデータを変更する鏡に新し
い検査合計を生成して第３の記憶装置を書き換える必要
がある。この技法は２つの記憶装置に限らず、より多く
の記憶装置に関して容易に適用可能である。即ち、個々
の記憶装置におけるデータを用いて検査合計を生成する
ための排他的論理和演算を繰返せばよいのである。この
技法の欠点は、１つの記憶装置におけるレコードの更新
を行うとき毎に検査合計を取出して古いデータとの排他
的論理和を求め、更にそれと新しいデータとの排他的論
理和を求めて、それを新しい検査合計として記憶する必
要があるということである。

レコード中の変更すべき部分だけを直接アドレスする機
能が記憶装置に備わっていたり、あるいは記憶装置の容
量が非常に少さし、場合には、システム・スループット
に対する影響は比較的少なくてすむ。しかしながら、入
出力命令に応じてＣＰＵとの間でやり取りされるデータ
を若しくは或る記憶位置に存在するレコードが相当長い
場合には、検査合計を生成するのに要する時間が非常に
長くなるので、システム・スループツトをかなり低下さ
せることになる。１回の転送動作において多量のデータ
を転送することが必要であったり、記憶装置において少
量のデータをアドレスすることが出来ないために、デー
タの取扱いに要する時間が非常に長くなるような状況に
おいては、前述の従来技術は実用的であるとはいえない
。

本発明によるシステムにおいては、１つのＣＰＵ命令に
応答してＣＰＵと記憶装置との間で多量のデータが転送
される場合にも、システム・パホーマンスに対する影響
は十分に軽減される。

本発明によるシステムの場合、記憶装置に記憶されるレ
コードは、少なくとも記憶装置の数よりも１だけ少ない
数のセグメントに分割される。例えば、５台の記憶装置
がある場合、レコードは４つの等しい長さのセグメント
に分割される。レコードが記憶装置へ転送される際に個
々のセグメントとその前のセグメントとの排他的論理和
を順次求めることによって、セグメントと同じバイト長
を有する検査合計が生成される。個々のレコード・セグ
メント及び検査合計セグメントは、故障の点で互いに独
立している異なった記憶装置に記憶される。検査合計は
しコードの転送と同時に生成され、又、転送中のレコー
ドが関係するだけであるから、システム・スループツト
に対する影響は非常に少ない。更に、レコ−ドが変更さ
れるときに検査合計を更新するのに要する時間も減じら
れている。故障の点で互いに独立している異なった記憶
装置にレコード・セグメント及び関連する検査合計を分
散させてあるので、たとえ任意の１つの記憶装置が故障
しても、そこに記憶されているセグメントは、レコード
の転送中に他の記憶装置におけるセグメントと検査合計
セグメントとの排他的論理和を求めることによって再生
されるのである。本発明の目的はデータ処理システムに
おける動作不能な記憶装置からデータを再生するための
新規なシステムを提供することである。

本発明の他の目的はデータ及び検査合計を複数の記憶装
置に分散して記憶することによって、１台の記憶装置が
故障しても、それに記憶されているデータを再生するこ
とを可能ならしめるシステムを提供することである。

本発明の更に他の目的は、システム・レコード及び関連
する検査合計を複数の記憶装置に記憶してシステム・ス
ループットに対する影響を少なくした記憶システムを提
供することである。

本発明の更に他の目的は、故障した記憶装置に記憶され
ているデータを検査合計に基づいて再生するシステムで
あって、記憶装置へ転送中の各レコードに関する検査合
計を生成し且つ記憶するのに要する時間を極力短くした
記憶システムを提供することである。

この様な目的は、故障する可能性のある複数の記憶装置
を含む記憶システムにおいて、バッファを有する検査合
計生成装置と、記憶装置へ転送されるレコード・セグメ
ントを該検査合計発生装置へ並列的に与えるための適当
な制御回路とを、複数の記憶装置とデータ・レコード発
生源との間に設けることによって達成される。

制御回路は検査合計生成装置に全てのセグメントに関す
る検査合計を生成させ、バッファを介してその検査合計
を受取って、それをレコード・セグメント記憶用の記憶
装置とは別の記憶装置へ転送するように動作する。なお
、各レコードに関する複数のレコード・セグメント及び
関連する検査合計は複数の記憶装置にわたって分散させ
られる。第１図に示されているシステムは、主メモリ１
０及びチャネル１１を伴った中央演算処理装置ＣＰＵ９
、記憶制御装置１２、ディスク制御機構１３、及び磁気
ディスク装置１６及至２０から成る記憶装置群１４を有
する。なお、記憶制御装置１２、ディスク制御機構１３
、及び記憶装置群１４は、まとめて記憶サブシステムと
呼ばれる。ＣＰＵＩＯ‘まチャネル１１及びインターフ
ェース２１を介して記憶制御装置１２に接続されている
。なお、インターフェース２１には、別の記憶制御装置
（図示せず）も接続可能である。記憶制御装置１２はイ
ンターフェース２２を介してディスク制御機構１３に接
続されている。インターフェース２２には、別の記憶装
置群に関するディスク制御機構も接続可能である。ディ
スク制御機構１３はインターフェース２３によって磁気
ディスク１６乃至２０に接続されている。具体的な例を
挙げれば、ＣＰＵＩＯはＩＢＭシステム／３７０モデル
１６８であり、記憶制御装置１２は伍Ｍ３８３０−２型
磁気ディスク制御装置であり、両者は普通の１／０イン
ターフェースによって接続される。

更に、例えばＩＢＭ３３３３−Ａ２型磁気ディスク装置
（制御機構付）がディスク制御機構１３及び磁気ディス
ク装置１６，１７として用いられる。インターフェース
２２は普通のインターフェースである。又、ＩＢＭ３３
３０−ＢＩ型及びＢ２型磁気ディスク装置が磁気ディス
ク装置１８乃至２０として用いられる。但し、記憶制御
装置１２として用いられる上記の様な従釆の装置に対し
て、本発明を実施するための第４図に示す追加のハード
ウェアを付けることが必要である。

第１図にブロック形で示す種々の装置の機能及び相互関
係は当該技術分野において周知であるから、これについ
ては極めて簡単に述べることにする。

第１図のシステムにおいて、論理判断及び算術演算を必
要とする動作は、問題プログラム状態のＣＰ川こおいて
行われる。

入出力動作を行う場合、ＣＰＵは監視プログラム状態に
なければならない。ＣＰＵはプログラムによる監視プロ
グラム呼出し命令が出るとき又は装置によるインタラプ
トが起こるとき問題プログラム状態から監視プログラム
状態に変わる。監視プログラム状態にあるＣＰＵは、入
出力開始、入出力停止、装置停止などの入出力命令を実
行できる。入出力命令の形式は、命令コードを表わす１
バイトと、記憶制御装置アドレス及び装置アドレスを表
わす２バイトとを含む。チャネルは、適当な適用業務プ
ログラムによってＣＰＵ内に用意されている一連のチャ
ネル指令ワードＣＣＷに従って、入出力装置及び記憶制
御装置を制御する。

チャネルは、例えば入出力開始命令を受取ると、ＣＰＵ
の主記憶装置内の所定の記憶位置にある４バイト・ワー
ドであるチャネル・アドレス・ワードＣＡＷを取出すよ
うに動作する。このワードの３つのバイトは主記憶装置
内の一連のＣＣＷ中の第１のＣＣＷのアドレスを示す。
チャネルは指定されたアドレスから第１のＣＣＷを取出
す。

ＣＣＷは８バイトの長さを有する。そのうちの１バイト
は特定の指令を表わし、３バイトは動作に関与する主記
憶装置内のアドレスを表わし、２バイトは動作に関与す
る主記憶装置内のバイト位置の数を表わす。ＣＣＷを受
取った後、チャネルは関連する全ての記憶制御装置ヘア
ドレスを送ることによって装置を選択する。その装置が
利用可能であれば、ＣＣＷの指令コードが記憶制御装置
へ送られ、これに応じて記憶制御装置は初期ステータス
・バイトをチャネルへ送る。もし装置が使用中であれば
、そのことを示す信号がＣＰＵへ送られ、所定の短かし
、時間の経過後再びその指令が発せられる。第１のＣＣ
Ｗ中の所定のビットをセットしておくことによって、１
つの入出力開始命令を出すだけで記憶制御装置に一連の
ＣＣＷを実行させることが可能である。

即ち、この場合には相次ぐＣＣＷが自動的に取出される
ようになっている。この機能は指命連鎖と呼ばれる。Ｃ
ＰＵの主記憶装置と磁気ディスク装置との間で転送され
るデータについての連鎖も可能である。

データ連鎖によれば、主記憶装置内の隣接していない複
数の記憶位置にある複数のデ−夕・ブロックを次々に転
送することが可能である。一連のＣＣＷにおける順次の
ＣＣＷは、通常、現ＣＣＷのアドレスよりも８だけ大き
なアドレスの記憶位置から取出される。但し例外として
サーチ指令の実行に際してサーチが成功するときに１つ
のＣＣＷをスキップする動作も可能である。チャネル内
飛び越しＴＩＣ指令は次のＣＣＷの記憶装置を指定する
。次のＣＣＷは、主記憶装置における任意の有効な記憶
装置に存在しうる。上記２つの指令は一連のＣＣＷの範
囲内での限られたブランチ機能をもたらすものである。
更にこれから説明するような種々の指令がある。制御指
令：この指令は主記憶装置と記憶制御装置との間におけ
るデータ・レコードの転送を含まない。

但し、所定の動作中に主記憶装置から記憶制御装置へ制
御バイトが転送される。サーチ指令；サーチ指令の実行
中、チャネルは書出しモードで動作し、磁気ディスク装
置は読取りモードで動作する。

記憶制御装置は主記憶装置から来るデータと磁気ディス
ク装置から来るデータとを比較する。サーチ要件が満た
されるならば（例えば、比較一致、あるいは一方が他方
よりも大というような条件が満たされる）、記憶制御装
置はチャネル終了ビット及び装置終了ビットを伴った状
況修飾ビットをチャネルへ送る。このビットに応じて、
チャネルはＣＣＷチェーン中の次のＣＣＷをスキップし
て、現ＣＣＷのアドレスよりも１６だけ大きいアドレス
の記憶位置から次のＣＣＷを取出す。各サーチ指令は１
つのレコードに関してだけ有効である。

別のレコ−ド‘こ関するサーチを行うためには、改めて
サーチ指令を出さなければならない。普通これは次のよ
うにチャネル内転送ＴＩＣ指令をサーチ指令につなげる
ことによって達成される。サーチ・キー同等 ＴＩＣ−８ データ読取り サーチが不成功の場合、サーチ指令に続くＴＩＣ指令の
働きによってサーチが繰返される。

サーチが成功すれば、状況修飾ビットに応じてＴＩＣ指
令はスキップされ、データ講取り指令が実行される。読
取り指令； 講取り指令に従って、磁気ディスク装置か
らＣＰＵへデータが転送される。

この指令は単一トラック・モード及び多重トラック・モ
ードのいずれにおいても使用される。全ての読取り指令
の実行に際して、謙取るレコードに付随するエラー修飾
コード・バイトを用いて、各レコード領域の有効性に関
する検査が行われる。エラー修飾コード・バイトが検査
されてデータの有効性が確認された後、記憶制御装置は
チャネル終了及び入出力装置終了を表わす終了状況バイ
トをチャネルへ送る。書出し指令；書出し指令にはホー
マツト制御及び更新の２種類がある。

ホーマット制御書出し指令は書出しトラック及びレコー
ドの初期設定を行い且つレコード内の種々の領域の長さ
を定めるものである。

エラー修正コード・バイトが生成されて、各レコード領
域の後に書込まれる。ホーマツト制御書出し指令には次
の（ａ）乃至（ｅ）が含まれている。

（ａ） ホーム・アドレス記録 （ｂ） ＲＯ記録 （ｃ） カウント、キー、及びデータ記録（ｄ） 特殊
カウント、キ−、及びデータ記録（ｅ）消去更新書出し
指令はしコードを更新するためのものであり、前にホー
マツトを整えられたトラックに関連して使用される。

更深書出し指令には、次の（ａ）及び（ｂ）が含まれて
いる。

（ａ） データ記録 （ｂ） キー及びデータ記録 センス１／０及びテスト１／０指令；これらの指令は記
憶制御装置のステータスを調べ且つ生起した任意のエラ
ー若しくは異常状態を識別するために用いられる。

テスト１／０指令は、チャネルがステータス情報を要求
するとき又はテスト１／０命令の処理の結果としてチャ
ネルによって自動的に発せられる。

いずれの場合にも、この指令は記憶制御装置に対して全
て０のビットから成る指令バイトとして与えられ、即値
指令として取扱われる。テスト１／０指令に応答して、
記憶制御装置は全ての目ぼしいステータス情報をチャネ
ルに送るように動作する。通常、ステータス情報は全て
０のビットから成る。センス１／０指令は記憶制御装置
及び装置の型を指定する７つのデータ・バイトをチャネ
ルへ転送する。

第１図に示す様なシステムにおいて通常用いられる標準
的ＣＣＷのほかに、本発明に従って幾つかの新しいＣＣ
Ｗも使用される。

その新しいＣＣＷ及び機能については後で第４図に関連
して説明する。第１図において、ディスク制御装置１３
及び磁気ディスク装置１６乃至２川ま別個のものとして
示してあるけれど、実際には、例えばディスク制御装置
と磁気ディスク装置１６，１７とを１つの装置として組
立て、且つ磁気ディスク装置１８，１９を１つの装置と
して組立てることが考えられる。

なお、説明の便宜上、ディスク制御機構１３及び磁気デ
ィスク装置１６乃至２０はＩＢＭ３３３０シリーズの型
の装置としたが、ｍＭ３３４０シリーズ、３３５０シリ
ーズ等の他の装置ももちろん使用可能である。種々のシ
リーズの装置に関するディスク制御機構１３の細部は異
なっているけれど、記憶制御装置に対するインターフェ
ース２２及び個々の磁気ディスク装置に対するィンタ−
フェース２３は同じである。ディスク制御機構１３の役
割は、記憶制御装置から指令を受取ることであり、その
指令は、チャネルからの入出力開始指令によって選択さ
れている磁気ディスク装置にデータを記憶すること、及
びその磁気ディスク装置からデータを謎取ることを命ず
るものである。前述の様に、チャネルに対する入出力開
始指令は記憶制御装置及び特定の磁気ディスク装置をア
ドレスによって指定する。記憶制御装置及び磁気ディス
ク装置には、ィンストレーションの段階において、独特
のアドレスが割当てられている。磁気ディスク装置にお
けるトラックは、シリンダー番号ＣＣ及びヘッド番号Ｈ
Ｈによって指定され、そのトラック上のレコードはしコ
ード番号ＲＮ‘こよって指定される。各レコードがシス
テムに入れられるとき、磁気ディスク装置の番号、シリ
ンダ一番号、ヘッド番号、及びレコード番号ＲＮ‘こよ
ってデータの記憶場所を示す登録簿がＣＰＵの主記憶装
置内に設定される。更に、キャラク夕又はバイトの数で
表わされるレコードの長さもシステムによって保持され
る。この情報は、記憶システムとＣＰＵとの間における
データの転送を制御するＣＣＷ連鎖を形成する際に適用
業務プログラムによって利用される。．各磁気ディスク
装置のトラック形式は、一般に用いられているカウント
ノキーノデータ形式である。ＣＰＵと磁気ディスク装置
との間のデータ転送技術は周知の事項であるので、それ
についての詳しい説明は省略する。本発明の好適な実施
例についての理解を容易ならしめるために、先ず第２図
及び第３図を参照しながら記憶制御装置の動作について
説明する。

第２図に示されているように、記憶制御装置１２は、チ
ャネル・インターフェース回路４１、制御インターフェ
ース回路４２、制御記憶装置４４付きマイクロプロセッ
サー４３、該制御記憶装置４４のための制御回路４５、
及びマイクロプログラム。ロード兼ＣＥ制御回路４６を
を有する。チャネルからのデータ線４９を介してマイク
ロプロセッサー４３に供給される。逆に、マイクロプロ
セッサー４３のデータは線５０を介してチャネルへ供給
される。マイクロプロセッサー４３から制御インターフ
ェース４２への出力はデータ出力母線５４及び制御線５
５を介して行われる。制御インターフェース４２からマ
イクロプロセッサー４３への入力はデータ入力母線５６
及び制御線５７を介して行われる。チャネルからマイク
ロプロセッサー４３に供給される指令は解読され、その
結果の解読信号及びマイクロプログラムの相互作用によ
りマイクロプロセッサー内部又は制御インターフェース
４２への適当なデータ通路が設定され、指令が実行され
る。同様に、制御インターフェース４２を介して磁気デ
ィスク装置からステータス情報が与えられることに応じ
て、マイクロプロセッサー４３は適当なマイクロプログ
ラム・サブルーチンへのブランチを行う。

第３図はマイクロプロセッサー４３の具体的な構成を示
している。この図において、選択された磁気ディスク装
置に記憶するためにチャネルから与えられるデータはマ
イクロプログラムの制御によってＴＡレジス外こ入られ
、その後１バイトずつディスク制御機構へ転送される。
同様に、主記憶装置へ転送するために磁気ディスク装置
から読取られるデータは、ＭＡレジスタに入れられ、そ
の後１バイトずつチャネル・インターフェースを介して
ＣＰＵへ転送される。データ及び制御信号の転送のため
にマイクロプロセッサーによってアドレス可能な種々の
レジスタが制御される態様は、この種技術分野において
知られているので詳しい説明は省くことにする。第２図
及び第３図にプログラム形で示されている検査合計生成
装置５９の詳細は第４図に示されている。

第４図の検査合計生成装置５９は、４０９６バイトの容
量を有するバッファ６０、入力レジスタ６１、出力レジ
スタ６２、バッファ・アドレス回路６３、及びバッファ
制御回路６４を有する。制御記憶装置から磁気ディスク
装置へ送られるデータはＴＡレジスタ６２にあり、ここ
から線９４を介して磁気ディスク装置へ送られると共に
、アンド・ゲート６５、オア・ゲート６６、排他的オア
・ゲート６７、及び入力レジスタ６１を介してバッファ
６０‘こ入れられる。又、磁気ディスク装置から謎取ら
れたデータは線９０を介してＭＡレジス夕９１に入れら
れると共に、アンド・ゲート６８、オア・ゲート６６、
排他的オア・ゲート６７、及び入力レジスタ６１を介し
てバッファ６０に入れられる。ＭＡレジスタ９１内のデ
ー外ま線９３を介してチャネルへ送られる。出力レジス
タ６２はＭＧレジスタ７１‘こ接続されている。ＭＧレ
ジスタ７１はバッファ６０内のデータをＣＰＵ又は磁気
ディスク装置へ転送する際に、ＭＡ及びＴＡレジスタと
同様に用いられる。ＭＧレジスタ７１内のレジスタは線
９５を介して転送される。排他的オア・ゲート６７はチ
ェック・サム・バイトを生成するためにアンド・ゲート
６９によってバッファ出力レジスタ６２に接続された入
力を有する。マイクロプロセッサーの制御の下に制御信
号ＣＴＬＩ Ｏ乃至ＣＴＬ１ ４を生ずるＭＨレジスタ
７０も設けられている。

バッファ制御回路６４はバッファ議取りサイクル及びバ
ッファ書込みサイクルを制御し且つマイクロプロセッサ
ーを通るデータの転送とバッファの動作とを同期させる
働きをする。

システム・レコードの４０９ひゞィト・セグメントが磁
気ディスク装置へ転送される際に、検査合計生成装置は
検査合計を生ずる。そして、最終的に得られる検査合計
信号は適当な磁気ディスク装置へ転送される。磁気ディ
スク装置のうちの１つが故障したため利用できなくなっ
たシステム・レコードを再生する場合には、そのレコー
ドの利用可能なセグメントがＣＰＵ及び検査合計生成装
置へ転送される。検査合計セグメントも検査合計生成装
置へ転送され、これに基づいて、利用可能なしコード・
セグメントが再生される。再生されたセグメントはＭＧ
レジスタ７１を介して主記憶装置の適当な領域へ転送さ
れ、その後、システムは通常の態様でレコードを処理す
る。これから第１図に示されているシステムの動作につ
いて説明する。

説明の便宜上、システムによって処理される各システム
・レコードの長さは１６３８４バイトであり、各システ
ム・レコードはそれぞれ４０９６ゞィトの長さを有する
４つのセグメントに分割されると仮定する。従って、検
査合計セグメントも４０９ひゞイトの長さを有する。更
に、各＊磁気ディスク装置におけるトラックは４０９０
ゞィトのセグメントを３つ記憶する容量を有すると仮定
する。システム・レコードを４つの４０９０ゞイト・セ
グメントに分割する動作は、該システム・レコードに対
して記憶位置を割当てる適用業務プログラムの制御の下
に行われる。通常、この様なプログラムは、レコードと
その記憶位置との関係を示す登録簿を設定する役目を有
する。次の第１表は登録簿の一例を示すものである。第
１表 この表に示す様に、システム・レコードＳＲＯのセグメ
ントＳＩ乃至Ｓ４には、番号０００乃至００３によって
識別される別個の磁気ディスク装置が割当てられる。

本例の場合、各システム・レコードの個々のセグメント
には、個々の磁気ディスク装置における同順位のトラッ
クが割当てられる。又、第１のシステム・レコードＳＲ
Ｏのセグメントはトラックにおける第１のレコードとし
て記録されｔ第２のシステム・レコードＳＲＩのセグメ
ントはトラックにおける第２のレコードとして記録され
る。検査合計セグメントには、番号００４によって識別
される磁気ディスク装置における同等のトラックの同等
のレコード・アドレスが割当てられている。登録簿は、
記憶サブシステムとのデータのやりとりを制御するチャ
ネル指令ワード・チェーンの形成の際に適用業務プログ
ラムによって使用される。更に、適用業務プログラムは
、記憶サブシステムへ転送すべきシステム・レコードや
記憶サブシステムから読出されてくるシステム・レコー
ドを記憶するために主記憶装置の特定の領域を用いると
仮定する。

次の第２表はセグメントとそれに割当てられる特定の記
憶領域のアドレスとの関係を例示している。第２表 この表に示す様に、説明の便宜上０００００乃至１６３
８３のアドレスで指定される記憶領域がセグメントの記
憶のために使用される。

磁気ディスク装置０００からの第１のセグメントはアド
レス０００００乃至０４０９５の記憶位置に記憶され、
磁気ディスク装置００１からの第２のセグメントはアド
レス０４０９６乃至０８１９の記憶位置に記憶され、以
下他のセグメントも順次の記憶位置に記憶される。次に
今述べた仮定に基づいてシステム・レコードを記憶サブ
システムへ最初に転送する動作について説明する。 第
１のシステム・レコードを記憶サブシステムへ転送する
動作は、ＣＰＵ９がチャネル１１に入出力開始命令を出
すことによって開始される。入出力開始命令は特定の磁
気ディスク装置のアドレスを含んでいる。本例の場合、
このアドレスは０００である。入出力開始命令が実行さ
れることにより、システムと指定された磁気ディスク装
置との間の接続が行われ、前に設定されているＣＣＷチ
ェーンが記憶サブシステムに対して出される。そのＣＣ
Ｗチェーンは次の如くである。（１｝ シーク｛２）Ｉ
Ｄ探索 （３｝ ＴＩＣ−８ ｛４ー 書出し及びバッファ初期設定 このＣＣＷｍ乃至（４雌周期のものであり、簡単に説明
する。

ＣＣＷ４）は検査合計生成装置に関連がある点以外は通
常の「書出し一と同様である。これについては詳しく説
明する。シーク指令は、入出力開始命令によって選択さ
れた磁気ディスク装置のアクセス機構を適正なシリンダ
ーのところに位置づけ且つアドレスされたヘッドを選択
するための５バイトのアドレス情報を磁気ディスク装置
に与えるためのものである。

本例の場合、これによって磁気ディスク装置０００にお
けるシリンダー０１に含まれるトラック００１が選択さ
れる。通常、チャネルはシーク指令を発した後、記憶サ
ブシステムに関しては切り離された状態になり、アクセ
ス動作が完了したことを記憶サブシステムから知らされ
るまで他の動作を行う。この様な通知があると、記憶サ
ブシステムとチャネルとは再び接続状態になる。次に生
ずるＩＤ探索指令に従って、同じく５バイトの情報、及
びＣＣ，ＨＨ，ＲＩが記憶制御装置１２へ送られる。

マイクロプロセッサーを含む記憶制御装置１２は、トラ
ックのレコードｍフィールドを読取って送るべきことを
示す適当な命令を磁気ディスク装置に出す。謙取られた
ＩＤフィールドは記憶制御装置１２へ送られて、チャネ
ル１１からの５バイト・フィールドと比較される。比較
して一致が認められなければ、次のＴＩＣ−８指令が発
せられ、これによって前のＩＤ探索指令が発せられる。
トラックは４０９＆ゞィトずつの３つのセグメントを含
む様に編成されているので、各トラックはしコードＲＩ
乃至Ｒ３に対応するｍを含んでいる。ＩＤ探索指令が発
せられる回数は、トラック内のレコードの読取りが始ま
るとき、所望のＩＤフィールドとヘッドとの位層関係が
どうなっているかに応じて変わる。所望のｍフィールド
が検出されるまでの待ち時間には、例えばＩＤ探索指令
の前にセット・セクター指令を出しておくことにより他
の動作を行うことも可能であるが、説明を分かりやすく
するために、それについての説明は省くことにする。記
憶制御装置１２においてＩＤフィールドに関する比較の
一致が検出されると、次の書出し及びバッファ初期設定
指令が記憶制御装置１２に与えられる。

書出し及びバッファ初期設定指令は２つの機能を有する
。

第１の機能はシステム・レコードの第１のセグメントを
バッファ６０‘こ記憶させることである。そのために、
記憶制御装置１２へ送られる情報は、第１のセグメント
が記憶されている主記憶装置１０内の領域の先頭のアド
レス０００００を含んでいる。更に、その情報はセグメ
ントのバイト数、即ち４０９６を示す部分を含んでいる
。この第１の機能は通常のデータ書出し指令の機能と同
じである。更に、記憶制御装置１２のマイクロプロセッ
サー４３によるＣＣＷの解読の結果、制御記憶装置４４
内の所定の記憶位置にある制御バイトがＭＨレジスタ７
０（第４図）へ転送される。この制御バイトの幾つかの
ビットは、第４図に示すバッファ６０に対する入力動作
を制御し且つその動作をマイクロプロセッサー４３の動
作と同期させるために用にられる。前述の様に、バッフ
ァ６０１こ対する入力はＴＡレジスタ９２から来る。Ｔ
Ａレジスタ９２は磁気ディスク装置への主要なデータ通
路に存在する。ＭＨレジスタ７０から生ずるＣＴＬＩＩ
信号によってアンド・ゲ−ト６５を付勢することによっ
て、入力レジスタ６１へのデータ通路が設定される。な
お、ＣＴＬ１２信号を生じないようにすることによって
アンド・ゲート６９が禁止されるので、該アンド・ゲー
ト６９の出力につながっている排他的オア・ゲート６７
の片方の入力は付勢されない。バッファ制御回路６４に
ＣＴＬ１ ４信号を与えることによって、磁気ディスク
装置へ転送される第１のセグメントはバッファ６０‘こ
記憶される。

このセグメントの最後のバイトの転送が終ると、記憶制
御装置１２はチャネル１１から切離され、ＣＰＵ９は磁
気ディスク装置００１に関係する入出力開始命令を生ず
る。これについて第１のＣＣＷチェーンに類似した第２
のＣＣＷチェーンが適用業務プログラムによって設定さ
れる。但し、今度は第２のセグメントに関係しているの
で、主記憶装置１０内の領域の最初のアドレスは０４０
９６である。更に、第２のＣＣＷチェーンは、書出し及
び検査合計生成装置ＣＣＷを含む様に変更されている。
この２つのＣＣＷは、ほぼ同じ様な機能を有するが、後
者の場合、ＣＴＬ１ ２信号を生じてアンド・ゲート６
９を付勢することによって排他的オア・ゲート６７に対
するフィードバック通路が設定される点において前者と
は異なっている。アンド・ゲート６９を介して排他的オ
ア・ゲート６７にフィードバックされる出力レジスタ６
２の出力はシステム・レコードの第１のセグメントであ
る。この様なフィードバックの結果、磁気ディスク装置
００１への第２のセグメントの転送が終了するとき、バ
ッファ６０に第１のセグメントと第２のセグメントとの
排他的オアを表わす中間的検査合計が得られる。第３及
び第４のセグメントに関する転送動作は、第２のセグメ
ントと同様に行われる。第４のセグメントの転送が終了
するとき、バッファ６０は磁気ディスク装置００４のシ
リンダー０１におけるヘッド０１に対応するトラックの
レコード位置Ｒ１に記録すべき最終的な検査合計を収容
している。ＣＰＵ９と磁気ディスク装置００４とを接続
するための入出力開始命令は、最後のＣＣＷが検査合計
書出しＣＣＷである点を除いて前述のＣＣＷチェーンと
同等のＣＣＷチェーンを指定する。

検査合計書出しＣＣＷがマイクロプロセッサー４３によ
って解読されると、通常データ・バイトを直列的に磁気
ディスク制御機構１３に供給するために使用されている
ＴＡレジスタ９２の代りにＭＧレジスタ７１が使用され
る。更に、バッファ・アドレス動作のためのバッファ制
御回路６４に対して適切な制御信号を与えるために、前
とは異なった制御バイトがＭＨレジスタ７０にセットさ
れる。‐こうしてチャネル１１から記憶制御装置１２に
対して複数の見かけバイトが与えられる。記憶制御装置
１２は、見かけバイトの数を監視していて、丁度４０９
６の見かけバイトを受取ると、動作の終了を示す信号を
チャネルへ送る。なお、見かけバイトは磁気ディスク装
置に記憶されず、その代りにバッファ６川こある検査合
計がＭＧレジスタ７１を介して磁気ディスク装置に記憶
される。他のシステム・レコードも同様にして記憶サブ
システムに記憶される。

即ち、各システム・レコードの複数のセグメントは互い
に異なった滋気ディスク装置に記憶され、検査合計も別
の磁気ディスク装置に記憶される。この様にして検査合
計は全て磁気ディスク装置００４に記憶されるのに対し
て、複数のシステム・レコードのセグメントは、対応す
る順位のセグメントが同一の磁気ディスク装置に記憶さ
れるようにして幾つかの磁気ディスク装置に分散して記
憶される。但し、これは１つの例であり、別のセグメン
ト分配態様を用いることも、もちろん可能である。その
場合の唯一の要件は、１つのシステム・レコードに関す
る複数のセグメントが異なった磁気ディスク装置に記憶
されるということである。又、１つのシステム・レコー
ドに関連して２つの検査合計が生成されるときには、２
つのセグメントを１つの磁気ディスク装置に記憶するこ
とも可能である。例えば、システム・レコードが８つの
セグメントに分けられて、４つのセグメント毎に検査合
計が生成されるならば、１つの磁気ディスク装置が故障
してもシステム・レコード全体を再生することが出来る
様にセグメント及び検査合計を５つの磁気ディスク装置
に分散して記憶することが可能である。正常な動作状態
においては、検査合計セグメントはＣＰＵへ取り出され
ることはない。所与のシステム・レコードの更新又は変
更を行うときには、更新されたシステム・レコードが記
憶サブシステムへ転送されるのと同時に検査合計が生成
されて、それが古い検査合計の上に書込まれる。システ
ム・レコードを更新する際に、古い検査合計を読取るこ
となく新しい検査合計を生成するこの技術は、それだけ
システム・バホーマンスに対する影響も少なくなるので
、従来技術に比べて有利である。システム１レコ−ドを
記憶装置へ転送するのに用いられているＣＣＷチェーン
は必ずしも前述の様に順次実行する必要はない。

例えば、第１のチェーン中のシーク指令を発した後、他
の４つのシーク指令を発することも考えられる。即ち、
ＣＣＷチェーンは所与のシステム・レコードについての
検査合計の最終値に影響を及ぼすことのない程度にイン
ターリーブすることが可能である。次に、１つの磁気デ
ィスク装億が故障して、それに記憶されているシステム
・レコードが利用出来なくなった場合の議取り動作に関
連して第４図の検査合計生成装置の動作について説明す
る。データ読取り指令に応じて選択された磁気ディスク
装置から諸取られたデータはデータはディスク制御機構
からマイクロプロセッサーのＭＡレジス夕９１を介して
ＣＰＵへ転送される。図示の如く、磁気ディスク装置か
ら直一並列化装置を介してＭＡレジスタ９１の入力端に
通じている線９０はアンド・ゲート６８にもつながつて
いる。この場合、アンド・ゲート６８はＭＨレジスタ７
０からのＣＴＬＩ Ｏ信号によって付勢されているので
、謙取られたデータはオア・ゲート６６、排他的オア・
ゲート６７、及びバッファ入力レジスタ６１を介してバ
ッファ６０へも転送される。第１のセグメントがＣＰＵ
へ転送される前には、バッファ６０が払われるか、又は
ＣＴＬ１２信号が無いことによってアンド・ゲート６９
が禁止される。アンド・ゲート６９がＣＴＬ１ ２信号
によって付勢される場合には、中間的検査合計が生成さ
れる。磁気ディスク装置０００乃至００３のうちの１つ
が故障した場合、磁気ディスク装置００４に記憶されて
いる検査合計が読出されてバッファ６０‘こ入れられる
。このとき、バッファ６０内のデータは、故障した磁気
ディスク装置にある利用不可能なセグメントを表わして
いる。この再生されたセグメントはバッファからＣＰＵ
への読取り指令に応じてバッファ６０からＭＧレジスタ
７１を介してＣＰＵへ転送される。再生されたデータは
元のセグメントに割当てられている主記憶装置内の領域
に記憶される。前述の様に、バッファ制御論理回路６４
の機能はバッファの動作をマイクロプロ・セッサーの正
常な動作と同期させることであり、これによって磁気デ
ィスク装置とＣＰＵとの間において転送されるデータは
、同期した態様でバッファ６０‘こ出入りする。

バッファ６川まバッファ・アドレス回路６３によってア
ドレスされる。バッファ・アドレス回路６３は例えば計
数器であり、ＭＨレジスタ７０からのＣＴＬ１３信号に
よって０に初期設され、その後バッファ制御回路６４か
ら線８１に生ずる信号に応じて計数を行う。バッファ６
０の読出し、サイクル及び書込みサイクルはバッファ制
御回路６４から線８２及び８３に生ずる信号によって制
御される。読出しサイクルの場合、バッファ６０から出
力レジスタ６２へ１バイトが転送される。書込みサイク
ルの場合、入力レジスタ６１からバッファ６０へ１バイ
トが転送される。講出しサイクルと書込みサイクルとは
、最初バッファ６０内の任意のアドレスされた位置にあ
るデータが出力レジスタ６２へ転送され、次に入力レジ
スタ６１内のデータがそのアドレスされた位置へ転送さ
れる様に交互に行われる。そして、計数器６３のカウン
トが１だけ増され、論理ゲート８５からの線８４に生ず
る信号に応じて上記のサイクルが繰り返される。論理ゲ
ート８５は線８６のセットＳＴ４信号か線８７のＭＧ取
り出し信号に応じて線８４に信号を生ずる。

セットＳＴ４信号は、データの１バイトを受取ったこと
及び次のバイトを受取りうろことを示すＳＹＮＣ−ＩＮ
信号が磁気ディスク装置又はＣＰＵから記憶制御装置に
与えられることに応じて、記憶制御装置において生ずる
。ＭＧ取出し信号は、再生されたセグメントがバッファ
からＣＰＵへの講取り指令に応じてＣＰＵへ転送される
際にマイクロプロセッサーにおいて生ずる。

開示した実施例の場合、検査合計生成装置５９は、マイ
クロプロセッサーを有する記憶制御装置１２内に設けら
れていて、マイクロプロセッサーによって制御されるよ
うになっているが、これに限られるものではないことは
もちろんである。

即ち、検査合計生成装置の基本的動作や磁気ディスク装
置に対するセグメントの分配態様に影響を及ぼすことな
く、検査合計生成装置に関連したマイクロプロセッサー
の機能を固定的なハードウヱアによって具体化すること
も可能である。又、当業者には、本発明を多レベル記憶
装置に適用した場合の利点も明らかな筈である。更に、
記憶装置として磁気ディスク装置を用いる例を示したが
、これに限らず、他の型の記憶装置を用いてもよいこと
はもちろんである。

【図面の簡単な説明】

第１図は本発明を実施しうる典型的なデータ処理システ
ムを概略的に示す図、第２図は記憶制御装置におけるデ
ータ及び制御信号の通路を示す図、第３図は記憶制御装
置に含まれているマイクロプロセッサーの詳細を示す図
、第４図は検査合計生成装置及びそれに関連する回路の
詳細を示す図である。 第１図において、９・・・・・・中央演算処理装置、１
０・・・・・・主記憶装置、１１・・・・・・・・・チ
ャネル、１２…・・・記憶制御装置、１３・・・・・・
ディスク制御機構、１６乃至２０・・・・・・磁気ディ
スク装置、第４図において、６０……バッファ、６１…
…入力レジスタ、６２……出力レジスタ、６３……バッ
ファ・アドレス回路、６４・…・・バッファ制御回路、
６７・・・・・・排他的オア・ゲート、７０・・…・Ｍ
Ｈレジス夕、７１…・・・ＭＧレジスタ、９ １……Ｍ
Ａレジスタ、９２……ＴＡレジスタ。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ 処理中のシステム・レコードを記憶するための主記
   憶装置と、故障の点で互いに独立していて、処理前又は
   処理後のシステム・レコードを記憶するための複数の記
   憶装置と、該複数の記憶装置と上記主記憶装置との間で
   の上記システム・レコードの選択的な転送を制御する装
   置とを有する記憶システムであって、上記システム・レ
   コードを少なくとも上記記憶装置の数よりも１だけ少な
   い個数の等しい長さのセグメントに分ける装置と、個々
   のセグメントを上記主記憶装置と上記複数の記憶装置の
   うちの選択されたものとの間で相次いで直列的に転送す
   る転送装置と、上記複数のセグメントが上記複数の記憶
   装置へ相次いで直列的に転送される際にその相次ぐセグ
   メントを論理的に組合せて検査合計を生成するために上
   記転送装置に接続されている検査合計生成装置と、上記
   複数の記憶装置のうちの上記複数のセグメントが記憶さ
   れないものに上記検査合計を転送させる装置とを有し、
   上記複数の記憶装置のうちの１つが故障しても、これら
   に記憶されているシステム・レコードを再生することを
   可能ならしめる記憶システム。