JPS6051471A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS6051471A JPS6051471A JP58158033A JP15803383A JPS6051471A JP S6051471 A JPS6051471 A JP S6051471A JP 58158033 A JP58158033 A JP 58158033A JP 15803383 A JP15803383 A JP 15803383A JP S6051471 A JPS6051471 A JP S6051471A
- Authority
- JP
- Japan
- Prior art keywords
- time
- thyristor
- series
- power
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時分割制御方式によるインバータ装置に係り、
特にゲートターンオフサイリスタや静電誘導サイリスタ
等の自己消弧能力を有する自己消弧形サイリスタ（以下
単にサイリスタという）を用いた高周波インバータの出
力周波数を向上させたインバータ装置に関する。
特にゲートターンオフサイリスタや静電誘導サイリスタ
等の自己消弧能力を有する自己消弧形サイリスタ（以下
単にサイリスタという）を用いた高周波インバータの出
力周波数を向上させたインバータ装置に関する。
２
高周波インバータの用途としては超音波応用や溶接器電
源眸の各−のものがあり、スイッチング素子としてトラ
ンジスタ等よりもサイリスタの採用が有利となってくる
出力容蓋が数ｋＷ以上の分野においては、綽導加鮎関係
が圧倒的に多いものとなる。この誘導加熱関係で使用さ
れる周波数は、周知の如く商用周波数から４５０ ｋｌ
ｌｚ程度に及ぶ。
源眸の各−のものがあり、スイッチング素子としてトラ
ンジスタ等よりもサイリスタの採用が有利となってくる
出力容蓋が数ｋＷ以上の分野においては、綽導加鮎関係
が圧倒的に多いものとなる。この誘導加熱関係で使用さ
れる周波数は、周知の如く商用周波数から４５０ ｋｌ
ｌｚ程度に及ぶ。
そして、近年サイリスタのスイッチング速度が向上され
たとはいえ、スイッチング周波数の上限がゲートターン
オフサイリスタで１０ｋｌ１ｇ、靜電綽導サイリスタで
１００ ｋｌｌｚ ＃Ｍ＊であるＯこのため、さら−こ
高周ｔＩｔ数領穢の使用の場合、時分割制御を行うかあ
るいはサイリスタの採用を諦めて高価で保守性の悪い＾
空管に軸らざるを得ないものとなっていた。
たとはいえ、スイッチング周波数の上限がゲートターン
オフサイリスタで１０ｋｌ１ｇ、靜電綽導サイリスタで
１００ ｋｌｌｚ ＃Ｍ＊であるＯこのため、さら−こ
高周ｔＩｔ数領穢の使用の場合、時分割制御を行うかあ
るいはサイリスタの採用を諦めて高価で保守性の悪い＾
空管に軸らざるを得ないものとなっていた。
一方、過ｔｔ形三端子サイリスタを採用したインバータ
装置においても、従来各種の時分割制御方式が提案され
ているところである。
装置においても、従来各種の時分割制御方式が提案され
ているところである。
すなわモ、これらの時分割制御手法の原理とするところ
は、インバータを構成するスイッチング索Ｐ３ 子部分、アーム部分もしくはインバータ部分そのものを
複数組並列に設け、これを時間的１こ順次動作させるこ
とより、個々の素子部分→の動作周波数を出力周波数よ
りも低減させることにある。これは、通常形三端子サイ
リスタは消弧時に所定時間以上陽極と陰極間に逆バイア
ス電圧を印加しておく必要を生じ、さらに例えば並列に
用意された他の素子がスイッチング動作を行なった場合
でも逆バイアス電圧が確保可能なように複数個の転流コ
ンデンサを設けるものとなっている。
は、インバータを構成するスイッチング索Ｐ３ 子部分、アーム部分もしくはインバータ部分そのものを
複数組並列に設け、これを時間的１こ順次動作させるこ
とより、個々の素子部分→の動作周波数を出力周波数よ
りも低減させることにある。これは、通常形三端子サイ
リスタは消弧時に所定時間以上陽極と陰極間に逆バイア
ス電圧を印加しておく必要を生じ、さらに例えば並列に
用意された他の素子がスイッチング動作を行なった場合
でも逆バイアス電圧が確保可能なように複数個の転流コ
ンデンサを設けるものとなっている。
そして、自己消弧能力を有するサイリスタによる時分割
制御においては、前述の逆バイアスの時間確保は不要と
なるものの、（ｄＶ／ａｔ）特性やアブゾーパ回路の損
失等の面から他の並列設置した素子のスイッチング動作
時に自己の陽極と陰極間の電圧１ζ影響を受けぬことが
望ましい。
制御においては、前述の逆バイアスの時間確保は不要と
なるものの、（ｄＶ／ａｔ）特性やアブゾーパ回路の損
失等の面から他の並列設置した素子のスイッチング動作
時に自己の陽極と陰極間の電圧１ζ影響を受けぬことが
望ましい。
本発明は上述したような点に鑑みて、好適にスイッチン
グ素子の倍周波出力周波数が得られる簡便な構成の装置
を提供するものである◎以下、本発明を図面に基づいて
説明する。
グ素子の倍周波出力周波数が得られる簡便な構成の装置
を提供するものである◎以下、本発明を図面に基づいて
説明する。
第１図は本発明の詳細な説明するため示したもので、２
Ｂは２Ｂボルトの電圧を有する直ｆＪＬ篭源、ＥはＥポ
ル１の電圧を南するｔｈ流電−１Ｕｌ） 、 ＵＮ 、
ＶＰ 。
Ｂは２Ｂボルトの電圧を有する直ｆＪＬ篭源、ＥはＥポ
ル１の電圧を南するｔｈ流電−１Ｕｌ） 、 ＵＮ 、
ＶＰ 。
ＶＮはサイリスタ、Ｌは負荷である。
さらに、第２図は第１図回路構成の動作を説明するため
示したもので、（イ）は閉Ｉｉａ動作を行うサイリスタ
を、（ロ）ＩＪポイントＵの電位を、（ハ）はポイント
Ｖの電位を、（−）は負＃Ｌに印加される電圧をそれぞ
れ示し ｌ１ｌｏ、 １３°１ ＊ ’１’２ ｐ ′
ｌ’３ ｒ ”４ ＩＪ時刻である。ここＩ（、第２図
（ロ）、（ハ）ＩＪい一°れもボ・インドＮを基早とし
て示している。
示したもので、（イ）は閉Ｉｉａ動作を行うサイリスタ
を、（ロ）ＩＪポイントＵの電位を、（ハ）はポイント
Ｖの電位を、（−）は負＃Ｌに印加される電圧をそれぞ
れ示し ｌ１ｌｏ、 １３°１ ＊ ’１’２ ｐ ′
ｌ’３ ｒ ”４ ＩＪ時刻である。ここＩ（、第２図
（ロ）、（ハ）ＩＪい一°れもボ・インドＮを基早とし
て示している。
つぎ薯こ、第２図の時間推移１ζ添い第１図および第２
図を説明する。
図を説明する。
さて、時刻＋４１．から時刻Ｉｌｌ、まではサイリスタ
ＵＰ。
ＵＰ。
ＶＰが閉略され、ポイン）Ｕの電位は２個の直流電源電
圧２Ｅが加えられＣさらに直流電源電圧Ｅが減じられ、
したがって（２Ｂ＋２１３−Ｅ＝３Ｍ ）となる。また
、ポイントｖの電位は４ノイリスタ■Ｐが閉じているゆ
えに（２Ｅ）である。よって、負荷りに印加される電圧
１ｊ１４となる。
圧２Ｅが加えられＣさらに直流電源電圧Ｅが減じられ、
したがって（２Ｂ＋２１３−Ｅ＝３Ｍ ）となる。また
、ポイントｖの電位は４ノイリスタ■Ｐが閉じているゆ
えに（２Ｅ）である。よって、負荷りに印加される電圧
１ｊ１４となる。
５
時刻Ｔ直においてサイリスタＵＰを開路してサイリスタ
ＵＮを閉路するに、負荷りに印加される電圧は（−Ｆｌ
）ｊζなること、同様の考察によっても明白である・ かようＩｃして、時刻Ｔｏ力）ら時刻Ｔ４までに２サイ
クルの交流電圧が負荷りに印加される、こと図示からも
明らかである。ここで、かような期間における各サイリ
スタの開閉は唯一度のみであり、素子スイッチング周波
数の倍周波電圧が出力ｌこ得られることが理解されよう
。
ＵＮを閉路するに、負荷りに印加される電圧は（−Ｆｌ
）ｊζなること、同様の考察によっても明白である・ かようＩｃして、時刻Ｔｏ力）ら時刻Ｔ４までに２サイ
クルの交流電圧が負荷りに印加される、こと図示からも
明らかである。ここで、かような期間における各サイリ
スタの開閉は唯一度のみであり、素子スイッチング周波
数の倍周波電圧が出力ｌこ得られることが理解されよう
。
ここに、サイリスタに印加される電圧を考えてみると、
例えば時刻Ｔ１においてサイリスタＵＮが閉となるが、
サイリスタｖＰは閉状態を持続するため−こ、サイリス
タＶＮの電圧は（２Ｂ）のまま変化しない。これは、時
刻Ｔ４においてサイリスタＵＰが閉、サイリスタ開が開
となる場合も同様である。そして、前記サイリスタＶＮ
の電圧が変化するのは、時Ｎ ’ｒ２において（２Ｂ）
から零へ１時刻Ｔ３にｔいて零から（２Ｂ）になる１サ
イクルのみであるｏしたがって、時刻Ｔｏから時刻Ｔ４
までの負荷への印加電圧２サイクル６ 間においては名ナイリスタの開閉１よび電圧変化が１サ
イクルになるものであり、動作周波数上の水子の責務は
（１／２ ）に低減されて高周波作用に適したものとＨ
うこＬができる０かがる技術思想１こ基づきなされた員
体的な例を第３図に示す。
例えば時刻Ｔ１においてサイリスタＵＮが閉となるが、
サイリスタｖＰは閉状態を持続するため−こ、サイリス
タＶＮの電圧は（２Ｂ）のまま変化しない。これは、時
刻Ｔ４においてサイリスタＵＰが閉、サイリスタ開が開
となる場合も同様である。そして、前記サイリスタＶＮ
の電圧が変化するのは、時Ｎ ’ｒ２において（２Ｂ）
から零へ１時刻Ｔ３にｔいて零から（２Ｂ）になる１サ
イクルのみであるｏしたがって、時刻Ｔｏから時刻Ｔ４
までの負荷への印加電圧２サイクル６ 間においては名ナイリスタの開閉１よび電圧変化が１サ
イクルになるものであり、動作周波数上の水子の責務は
（１／２ ）に低減されて高周波作用に適したものとＨ
うこＬができる０かがる技術思想１こ基づきなされた員
体的な例を第３図に示す。
第３図は本発明の一実施例の狭部構成を示すもので、ｌ
は三相交１ＩＩＬ電掘、２〜ＩＨＪダイオード、１２〜
ム４４Ｊコンデン号、１５〜１８はサイリスタ、１９は
負荷である。
は三相交１ＩＩＬ電掘、２〜ＩＨＪダイオード、１２〜
ム４４Ｊコンデン号、１５〜１８はサイリスタ、１９は
負荷である。
かくの細き回路構成の４ＪＡ能を、前述した第１図に対
比して説明するとつぎの如くである。
比して説明するとつぎの如くである。
すなわら、第１図−こ示される２イ固の直流電源２Ｂに
相当するものがコンデンサ１２ 、１３であり、ここＩ
ｃ三相交流電ｆＡｌをダイオード２よりダイオ−１！７
からなるブリッジ接続体により整流して作成したＩｋｌ
／を電圧を、等容置のコンデンサ１２ 、１３で（１／
２）−〔分割する形紐を構成している０ ４Ｊ１−の直線域ＭＥ−と相当するものはコンデンサ１
４である。このコンデンサ１４がないと、負荷１９に印
加される電圧は零と（２Ｅ）間を往復する矩形波状Ｐ７ のものとなる。ここで、その零期間と（２Ｂ）期間を等
しくしかつコンデンサ１４の容量を十分大きなものとす
ることより、定常的にコンデンサ１４の充電電圧が（２
Ｅ／２）すなわちＥボルトとすることができる。これは
、別な見方をすれば、負荷１９に印加される電圧（零−
２Ｂ）１１コンデンサ１４によって直流成分がカットさ
れ、（−Ｂ）−（＋Ｂ）１１圧の正負対称波形を得るも
のと言うことができる〇さらに、第１図のサイリスタ■
ＩＰ 、 ＵＮ 、 ＶＰ 、 ＶＮに相当するのは、
サイリスタ１５ 、１６ 、１７ 、１８とダイオード
８，９，１０．１１の対、したがってペア（１５−８）
。
相当するものがコンデンサ１２ 、１３であり、ここＩ
ｃ三相交流電ｆＡｌをダイオード２よりダイオ−１！７
からなるブリッジ接続体により整流して作成したＩｋｌ
／を電圧を、等容置のコンデンサ１２ 、１３で（１／
２）−〔分割する形紐を構成している０ ４Ｊ１−の直線域ＭＥ−と相当するものはコンデンサ１
４である。このコンデンサ１４がないと、負荷１９に印
加される電圧は零と（２Ｅ）間を往復する矩形波状Ｐ７ のものとなる。ここで、その零期間と（２Ｂ）期間を等
しくしかつコンデンサ１４の容量を十分大きなものとす
ることより、定常的にコンデンサ１４の充電電圧が（２
Ｅ／２）すなわちＥボルトとすることができる。これは
、別な見方をすれば、負荷１９に印加される電圧（零−
２Ｂ）１１コンデンサ１４によって直流成分がカットさ
れ、（−Ｂ）−（＋Ｂ）１１圧の正負対称波形を得るも
のと言うことができる〇さらに、第１図のサイリスタ■
ＩＰ 、 ＵＮ 、 ＶＰ 、 ＶＮに相当するのは、
サイリスタ１５ 、１６ 、１７ 、１８とダイオード
８，９，１０．１１の対、したがってペア（１５−８）
。
（１６−９） 、 （１７−１０） 、 （１８−１１
）である。ここに、負荷１９が純抵抗の場合にあっては
第１図におけるサイリスタＵＰからサイリスタ■への電
流は１方向性のものとなり、よって、ダイオード８，１
１を要しないが、そうでない場合には無効電力処理のた
め配される。勿論、サイリスタ１５よりサイリスタ１８
が逆導通特性を有すればダイオード８よりダイオード１
１が不要であり、回路を簡素化できる。
）である。ここに、負荷１９が純抵抗の場合にあっては
第１図におけるサイリスタＵＰからサイリスタ■への電
流は１方向性のものとなり、よって、ダイオード８，１
１を要しないが、そうでない場合には無効電力処理のた
め配される。勿論、サイリスタ１５よりサイリスタ１８
が逆導通特性を有すればダイオード８よりダイオード１
１が不要であり、回路を簡素化できる。
なお、かような第３図回路構成によれば、三相交流電源
１を入力しかつコンデンサの採用により直流電源を得る
ものであるため、インバータ部への外部供給′ｗｔ源は
ダイＡ−ドブリッジ接続体出力のみであり、そのダイλ
−ド２ 、３．４ 部分８こ代えて通電形三端子」Ｊ−
イリスタを用いることにより電圧制＃機能を有−４るも
の、とすることは容易である。
１を入力しかつコンデンサの採用により直流電源を得る
ものであるため、インバータ部への外部供給′ｗｔ源は
ダイＡ−ドブリッジ接続体出力のみであり、そのダイλ
−ド２ 、３．４ 部分８こ代えて通電形三端子」Ｊ−
イリスタを用いることにより電圧制＃機能を有−４るも
の、とすることは容易である。
以上説明したように本発明によれば、特に高周波インバ
ータとして有用な格別に（１周波出力周波数が得られる
装置を提供できる。
ータとして有用な格別に（１周波出力周波数が得られる
装置を提供できる。
に１４１図および第２図は本発明の詳細な説明するため
示した回路図およびその動作説明図、第３図は本発明の
−・実施例の賛部榊成を示す回路図である０ ２Ｂ、１４ ・−・ 血流電−１ＵＰ、ＵＮ、ＶＰ、Ｖ
Ｎ、 １５ 、１６゜１７ 、１８ →Ｊイリスタ、Ｌ
、１９−・・−・負荷、１２，１３゜１４・・−コンデ
ン→ＪＩＪ
示した回路図およびその動作説明図、第３図は本発明の
−・実施例の賛部榊成を示す回路図である０ ２Ｂ、１４ ・−・ 血流電−１ＵＰ、ＵＮ、ＶＰ、Ｖ
Ｎ、 １５ 、１６゜１７ 、１８ →Ｊイリスタ、Ｌ
、１９−・・−・負荷、１２，１３゜１４・・−コンデ
ン→ＪＩＪ
Claims (1)
- 直列接続された２個の直流電源と、ｖ１２個の直流電源
に並列１こそれぞれ直列接続された２個のスイッチング
素子を配してなるスイッチング素子群と、該２対の直列
接続された２個のスイッチング素子の直列接続点間より
負荷へ給電する出力線に該負荷に直列接続される第３の
直流電源とを設け、スイッチング素子開閉周波数の２倍
の周波数を有する交流電力を前記負荷に供給することを
特徴としたインバータ装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158033A JPS6051471A (ja) | 1983-08-31 | 1983-08-31 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58158033A JPS6051471A (ja) | 1983-08-31 | 1983-08-31 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051471A true JPS6051471A (ja) | 1985-03-22 |
| JPH0582152B2 JPH0582152B2 (ja) | 1993-11-17 |
Family
ID=15662801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58158033A Granted JPS6051471A (ja) | 1983-08-31 | 1983-08-31 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051471A (ja) |
-
1983
- 1983-08-31 JP JP58158033A patent/JPS6051471A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582152B2 (ja) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chéron | Soft commutation | |
| BR112018009080B1 (pt) | Conversor de múltiplos níveis, método para controlar um conversor de múltiplos níveis e sistema de acionamento elétrico | |
| JPH02146955A (ja) | 静電トランス | |
| JPH05211776A (ja) | インバータ | |
| US5747958A (en) | Circuit arrangement for powering a two-phase asynchronous motor | |
| JPS58151877A (ja) | インバ−タ装置 | |
| US12597871B2 (en) | System and method for providing N bipolar AC phase voltages | |
| JPS6036711B2 (ja) | インバ−タ装置 | |
| JPH0582153B2 (ja) | ||
| CN111181431B (zh) | 一种多电平升压逆变器 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| SU1471282A1 (ru) | Мультивибратор | |
| RU2218659C2 (ru) | Устройство формирования биполярного сигнала | |
| JPH05161359A (ja) | Ａｃ／ｄｃ変換装置 | |
| JPS5931307B2 (ja) | インバ−タ装置 | |
| SU1598074A1 (ru) | Преобразователь посто нного напр жени в посто нное | |
| JPH0582152B2 (ja) | ||
| SU1410235A1 (ru) | Устройство коммутации переменного тока | |
| Kishore et al. | Single Source Three-Phase 13-Level Transformer-Based Cascaded Hybrid Multi-level Inverter | |
| SU1056406A1 (ru) | Двухтактный транзисторный инвертор | |
| Rout et al. | A Novel Structure of Cascaded Multilevel Inverter with High Voltage Level Generation Capability using Reduced Components | |
| Rahman et al. | Simulation and Analysis of a Nine-Level Inverter with Fourfold Voltage Boost and Low Total Harmonic Distortion | |
| Elahi et al. | A new double boost single DC source single-phase multilevel inverter | |
| Francois et al. | Multilevel structures for four-level DC/DC voltage conversions: Enhanced analysis and control design issues | |
| SU995235A1 (ru) | Трехфазный инвертор |