JPS6053312A - 平衡型増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、同一構成の並列冗長接続した２個の増幅回路
による平衡型増幅器に関する。

（従来技術） 従来方式の対象とする平衡型増幅器のブロック構成を第
１図に示す。第１図において、１゜２はそれぞれ第１訃
よび第２の増幅回路、３は入力分岐回路、４は出力合成
回路、２Ｊは信号入力端子、２２は信号出力端子、２３
は第１の増幅回路に対する電源供給端子、２４は第２の
増幅回路に対する電源供給端子である。

従来から、第１図に示すような同一の構成によりｆ特性
のそろった第１および第２の増幅回路１．２と、入力信
号を等分に２分岐するだめの入力分配回路と、第１およ
び第２の増幅回路１゜２の出力を同相で合成して出力信
号を得るための出力合成器４とから構成された平衡型増
幅器は、次のような特長により広く利用されてきた。

第１に、第１卦よび第２の増幅回路１．２のうちの一方
が障害となって、利得が低下するか、あるｂはオリ得が
なくなっても、平衡型増幅器は全体として６ｄＢの利得
低下と、３ｄＢの雑音指数に劣化を生ずるにすぎず、フ
ェイルソフト特性を有すると云う！特長を有する。第２
に、１４１体の場合に比べて３ｄＢだけ高い飽和出力レ
ベルが得られると云う特長を有する。第３て、入力分配
器３と出力合成器４とに４分の１波長結合線路型３ｄＢ
カブラのようなｃ＋ｏｏノＨφハイブリッドを使用する
と、入出力インピーダンスの改善が得られると云う特徴
を有する。

平衡型増幅器においては、第１および第２の増幅回路１
，２の特性がそろっている状態におして、等分に２分岐
した入力信号は、増幅された後で同相で合成される。第
１および第２の増幅回路１，２のうちの一方が障害にな
った時には、フェイルソフト特性を利用して他方の増囁
器に信号を通しながら障害の生じた増幅回路を取りはづ
し、別の増幅回路に置換して特性を復旧させることがで
きる。しかし、置換した増幅回路の電源を投入した時Ｖ
ＵＩＩＩ源′覗圧が定常状態に立上るまでの過渡時間内
では、置換した増幅回路の特性は、電源電圧に対応して
振幅と位相とが共に変化し、他方の正常な増幅回路の特
性とは異なっているため、第１および第２の増幅回路１
，２の出力をベクトル合成して得られた合成信号の振幅
と位相とは置換した増幅回路の電源電圧の立上り時間に
対応して変化する。

第２図に第１．および第２の増幅回路の出力のベクトル
自戒の一例を示す。正常な増幅回路からの出力】ｊに対
して、電源を再投入した置換増幅回路の出力ベクトルは
、例えば、（ａ）〜（ｄ）の１２に示すように位相と振
幅とが変化し、合成ベクトル１３も上記に伴って位相と
振幅とカー変化し、定常状態を表わす（ｄｉにおいて同
相で合成される。

バイポーラトランジスタやＧ　ａ　Ａ　ｓ電界効果形ト
ランジスタを使用した低レベル増幅器のバイアス回路に
電源電圧を投入した時の立上り時間は、通常、数十μｓ
−数百μｓである。例えば、搬送波にディジタル信号に
よって位相変調をかけた位相シフトキーインク波（ＰＳ
Ｋ波）を取扱う場合、この信号を伝送する装（Ｖに使用
された平衡型増幅器ＶＣ，ｌ、−いては、置換した増幅
器の電源を投入する時の信号の振幅と位井目との高速な
変化は、復調器の追随速度を上捷わるため、短時間なが
ら伝送エラーが発生する原因となる。

（発明の目的） 本発明の目的は、同−構成の第１および第２の増幅回路
と、入力分配回路と、出力合成回路とから構成された平
衡型増幅器において、一方の増幅回路の置換、あるいは
一方の増幅回路への電源投入時に合成出力信号の振幅と
位相との変化を復調器の追随速度以下に低速化すること
ができるように、それぞれ第１および第２の増幅回路の
電源電圧の立上り時間を長くするための第１および第２
の遅延回路を電源供給線路へ付加することにより上記欠
点を除去し、障害のあった増幅回路を置換する際に伝送
エラーノル発生しないように構成した平衡型増幅器を提
供することにある。

（発明の構成） 本発明による平衡型増幅器は入力分配回路と、第１およ
び第２の増幅回路と、出力合成回路と、第１および第２
の遅延回路とを具備し、第１および第２の増幅回路への
電源を投入した時に合成出力の信号振幅と位相との変化
を低速化するように構成したものである。

入力分配回路は、入力信号を等分に２分岐（。

て第１．および第２の伝送路により伝送するだめのもの
である。第１および第２の増幅回路ｔよ、２分岐した出
力のそれぞハ、に対応して与えられた第１．および第２
の伝送路により入力された信号をそれぞれ増幅するだめ
のものである。出力合成回路は第１．および第２の増幅
回路の出力信号を同相で合成して合成出力を与えるため
のものである。第１および第２の遅延回路は、第１およ
び第２の増幅回路の電源供給線路のそれぞれの電源電圧
の立上り時間を引延ばすだめのものである。

（実施例） 次に、本発明による平衡型増幅器について図１奮を参照
して詳細に説明する。

７ＰＪ３図は、本発明による平衡型増幅器の一実施例を
示すブロック図である。第３図にお（八て、１〜４．２
１〜２４は第１図における符号と同じ意味を表わすもの
であり、５は第１の遅延回路、６は第２の遅延回路であ
る。第１および第２の遅延回路５．６ばそｉｔそれ第１
．および第２の増幅回路１，２の珂１源供給線路に挿入
してあって、上記第１および第２の増幅回路の電源を遅
延して立上げるだめのものである。第１の遅延回路５は
インダクタンス５１とキャパシタンス５２とから成り、
第１の低域ｐ波器を形成する。第２の遅延回路６はイン
ダクタンス６１とキャパシタンス６２とから成り、第２
の低域ｐ波器を形成する。

第１卦よび第２の遅延回路５．６を形成するだめの第１
および第２の低域ｐ波器の帯域幅を復調器の追随速度に
応じて十分低くすることにより、例えば第１の増幅回路
１が障害になった時には、第２の増幅回路２を動作させ
ながら第１の増幅回路１を置換し、置換した後に電源を
再投入しても′電源の立上り時間が数Ｔｎ５以上になる
ように十分長くしておけｉｌＪ、伝送信号の振幅と位相
との変化に復調器がｊＢ［θｆｉしている／こめ、伝送
エラーを生ずることはない。

（発明の効果） 本発明は以上説明Ｉ−だように、同一の＋′１々成の第
１および第２の増幅回路と、入力分配回路と、出力合成
回路とから構成し、一方の増幅回路の置換、あるーは一
方の増幅回路への電源投入時に合成出力信号の振幅と位
相との変化を復調器の追随速度以下に低速化することが
できるように、そｎ、ぞ１Ｌ第１および第２の増幅回路
の電源電圧の立上り時１１Ｕを長くするための第１およ
び第２の遅延回路を電源供給線路へ付加すること圧より
、障害のあった増幅回路を置換する際に伝送エラーが発
生しな込ように構成することにより、平衡型増幅器の運
用において置換、あるいは電源の再投入の際に動作を確
保することができると云う効果がある。

【図面の簡単な説明】

第１図は、従来技術により構成した平衡型増幅器の一例
を示すブロック図である。 第２図は、第１図の平衡型増幅器の出力をベクトル表示
した図である。 第３図は、本発明により構成した平衡型増幅器の一実施
例を示すブロック図である。 １．２・・・増幅回路　３・・・入力分岐回路４・・・
出力合成回路　５．６・・・遅延回路５１．６１・・・
インダクタンス ５２　、６２・・・キャパシタンス ２１〜２４・・・端子 特許出願人　日本電気株式会社 代理人　弁即士　井　ノ　ロ　壽

Claims (1)

【特許請求の範囲】
1. 入力信号を等分に２分岐して第１および第２の伝送路に
   より伝送するための入力分配回路と、前記２分岐した出
   力のそれぞれに対応して与えられた第１および第２の伝
   送路に入力された信号をそ力、ぞれ増幅するだめの第１
   および第２の増幅回路と、前記第１および第２の増幅回
   路の出力信号を同相で合成して合成出力を与えるだめの
   出力合成回路と、前記第１および第２の増幅回路の電源
   供給線路のそれぞれで電源電圧の立上り時間を引延ばす
   ための第１および第２の遅延回路とを具備し、前記第１
   および第２の増幅回路への電源を投入した時に前記合成
   出力の信号振幅と位相との変化を低速化するように構成
   したことを特徴とする平衡型増幅器。