JPS6054592A - 高速通話スイッチ回路網 - Google Patents
高速通話スイッチ回路網Info
- Publication number
- JPS6054592A JPS6054592A JP16345283A JP16345283A JPS6054592A JP S6054592 A JPS6054592 A JP S6054592A JP 16345283 A JP16345283 A JP 16345283A JP 16345283 A JP16345283 A JP 16345283A JP S6054592 A JPS6054592 A JP S6054592A
- Authority
- JP
- Japan
- Prior art keywords
- line
- current
- turning
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Thyristor Switches And Gates (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル符号化された画像情報などの高速デ
ィジタル信号の交換を行なう交換機の通話スイッチ回路
網に関する。
ィジタル信号の交換を行なう交換機の通話スイッチ回路
網に関する。
近年、映像を主体とした視聴覚通信に対する需要が増大
し、これに対応して国内外で広帯域、高速信号を交換す
ることのできる交換機の研究が進められている。
し、これに対応して国内外で広帯域、高速信号を交換す
ることのできる交換機の研究が進められている。
一般に画像情報をディジタル符号化して得られたディジ
タル信号のビットレートは放送テレビで１００Ｍｂ／
ａ 、高品位テレビで２００〜４００Ｍｂ／ ｓに及ぶ
。
タル信号のビットレートは放送テレビで１００Ｍｂ／
ａ 、高品位テレビで２００〜４００Ｍｂ／ ｓに及ぶ
。
従来、このような高速ディジタル信号の交換を行なう通
話スイッチ回路網としては、互いに交差する複数の入線
と複数の出線との各交点に入線に一方の入力を、出線に
出力をそれぞれ接続されたたとえばモトローラ社製のカ
レントモードロジックバスドライバーＭ０１０１２３を
複数個設け、このバスドライバーの他方の入力に制御信
号を加えることによって所望の入力と所望の出力との間
の接続切断を行なっていた。
話スイッチ回路網としては、互いに交差する複数の入線
と複数の出線との各交点に入線に一方の入力を、出線に
出力をそれぞれ接続されたたとえばモトローラ社製のカ
レントモードロジックバスドライバーＭ０１０１２３を
複数個設け、このバスドライバーの他方の入力に制御信
号を加えることによって所望の入力と所望の出力との間
の接続切断を行なっていた。
しかしながら、このバスドライバーＭＣ１０１２３は１
ゲ一ト当シ１３０ｍＷ程度の消費電力を要し、例えば入
線６４、出線３２程度の通話スイッチ回路網を考えると
常時６４Ｘ３２Ｘ１３０ｍＷ＝２６６（Ｗ）の電力を消
費する。さらに、各ゲートにはゲートの開閉状態を記憶
するためのメモＩＪ−ｑ必妥とし、このメモリにたとえ
ばモトローラ社製のデュアル行なうことのできる通話ス
イッチ回路網を提供することにある。
ゲ一ト当シ１３０ｍＷ程度の消費電力を要し、例えば入
線６４、出線３２程度の通話スイッチ回路網を考えると
常時６４Ｘ３２Ｘ１３０ｍＷ＝２６６（Ｗ）の電力を消
費する。さらに、各ゲートにはゲートの開閉状態を記憶
するためのメモＩＪ−ｑ必妥とし、このメモリにたとえ
ばモトローラ社製のデュアル行なうことのできる通話ス
イッチ回路網を提供することにある。
本発明によれば複数の入線と、前記複数の入線と交差す
る複数の出線と、前記仮数の入線と前記複数の出線との
各父点に設けられ、入）腺に入力を、出線に出力をそれ
ぞれ接続された複数のカレントスイッチとによって構成
された高速通話スイッチ回路網において電のからそれぞ
れｓｉＪ記複数のカレントスイッチに供給される電流を
断続する複数のｐｎｐｎスイッチ素子と、ｉ４ｉ］記複
数のｐｎｐｎスイッチ素子の所望のｐｎｐｎスイッチ紫
子を点弧する並びに消弧する手段とを更に付加したこと
を特徴とする高速通話スイッチ回路網が得られる。
る複数の出線と、前記仮数の入線と前記複数の出線との
各父点に設けられ、入）腺に入力を、出線に出力をそれ
ぞれ接続された複数のカレントスイッチとによって構成
された高速通話スイッチ回路網において電のからそれぞ
れｓｉＪ記複数のカレントスイッチに供給される電流を
断続する複数のｐｎｐｎスイッチ素子と、ｉ４ｉ］記複
数のｐｎｐｎスイッチ素子の所望のｐｎｐｎスイッチ紫
子を点弧する並びに消弧する手段とを更に付加したこと
を特徴とする高速通話スイッチ回路網が得られる。
次にこの発明について図面を参照して説明を行なう。
第１図は本発明の実施例を示す図であシｐｎｐｎスイッ
チ素子としてゲートターンオフサイリスク（以下、ＧＴ
ＯＳと称する）を用いた例を示す。
チ素子としてゲートターンオフサイリスク（以下、ＧＴ
ＯＳと称する）を用いた例を示す。
ＧＴＯ８とはゲート、アノード、カソードを有する３端
子ｐｎｐｎスイツチ素子であシ、アノード。
子ｐｎｐｎスイツチ素子であシ、アノード。
カソード間に順方向バイアスをカロえた状態でゲート端
子に制御電流を流入すると、アノード、カソード間が導
通状態となシ以後ゲート端子へ流入する制御電流を取シ
去ってもアノード、カソード間に保持電流以上の電流が
流れている限シは導通状態を保持するものである。さら
にＧＴＯＳはアノード、カソード間が導通状態にある時
にゲート端子から制御電流を流出させることによって阻
止状態にすることができる。
子に制御電流を流入すると、アノード、カソード間が導
通状態となシ以後ゲート端子へ流入する制御電流を取シ
去ってもアノード、カソード間に保持電流以上の電流が
流れている限シは導通状態を保持するものである。さら
にＧＴＯＳはアノード、カソード間が導通状態にある時
にゲート端子から制御電流を流出させることによって阻
止状態にすることができる。
とのＧＴＯＳの詳細はたとえば丸竹（株）刊ｒ ＳＣＲ
ハンドブック」のＰ４７１〜４７８に記載されている。
ハンドブック」のＰ４７１〜４７８に記載されている。
第１図によれば本発明の実施例は入線１００および１０
１と、この大蔵１００および１０１に交差する出線１０
２および１０３と、入線１００に入力を、出線１０２に
出力をそれぞれ接続されたカレントスイッチ１０４と入
線１００に入力を出線１０３に出力をそれぞれ接続され
たカレントスイッチ１０５と、入線１０１に入力を、出
）ｉｌｊｌ、１０２に出力をそれぞれ接続されたカレン
トスイッチ１０６と入線１０１に入力を、出線１０３に
出力をそれぞれ接続されたカレントスイッチ１０７とこ
のカレントスイッチ１０４，１０５，１０６および１０
７の電源端子にアノードを、−Ｖの起電力を有する電源
にカソードをそれぞれ接続されたＧＴＯ８１０８，１０
９，１１０および１１１と、Ｘ軸選択線１１２にＸ軸選
択端子Ｘ８を、Ｙ軸選択＃ｉ！１１３にＹ軸選択端子Ｙ
１を制御線１１４に制御端子Ｃを、ＧＴＯ８１０８のゲ
ートに出力をそれぞれ接続された点弧・消弧回路１１５
と、Ｘ軸選択緋１１２にＸ軸選択端子Ｘ１を、Ｙ軸選択
勝１１６にＹ軸選択端子Ｙ９を、制御線１１４に制御端
子ＣをＧＴＯ８１０９のゲートに出力をそれぞれ４妾続
された点弧消弧回路１１７と、Ｘ軸選択想１１８にＸ軸
選択端子Ｘ！ｌを、Ｙ軸選択ＩｆＭｌ１３にＹ軸選択端
子Ｙ０を、制御線１１４に制御端子Ｃを、ＧＴＯ８１１
０のゲートに出力をそれぞれ接続された点弧・消弧回路
１１８と、Ｘ軸選択線１１８にＸ＠選択端子Ｘ２を、Ｙ
軸選択線１１６にＹ軸選択端子Ｙ１を、制御線１１４に
制御端子ＣをＧＴＯ８ｌ １１のゲートに出力ｔそれぞ
れ接続された点弧・消弧回路１１９と、出線１０２と地
気との間に接続された抵抗器１２０と、出線１０３と地
気との間に接続された抵抗器１２１とを営む。
１と、この大蔵１００および１０１に交差する出線１０
２および１０３と、入線１００に入力を、出線１０２に
出力をそれぞれ接続されたカレントスイッチ１０４と入
線１００に入力を出線１０３に出力をそれぞれ接続され
たカレントスイッチ１０５と、入線１０１に入力を、出
）ｉｌｊｌ、１０２に出力をそれぞれ接続されたカレン
トスイッチ１０６と入線１０１に入力を、出線１０３に
出力をそれぞれ接続されたカレントスイッチ１０７とこ
のカレントスイッチ１０４，１０５，１０６および１０
７の電源端子にアノードを、−Ｖの起電力を有する電源
にカソードをそれぞれ接続されたＧＴＯ８１０８，１０
９，１１０および１１１と、Ｘ軸選択線１１２にＸ軸選
択端子Ｘ８を、Ｙ軸選択＃ｉ！１１３にＹ軸選択端子Ｙ
１を制御線１１４に制御端子Ｃを、ＧＴＯ８１０８のゲ
ートに出力をそれぞれ接続された点弧・消弧回路１１５
と、Ｘ軸選択緋１１２にＸ軸選択端子Ｘ１を、Ｙ軸選択
勝１１６にＹ軸選択端子Ｙ９を、制御線１１４に制御端
子ＣをＧＴＯ８１０９のゲートに出力をそれぞれ４妾続
された点弧消弧回路１１７と、Ｘ軸選択想１１８にＸ軸
選択端子Ｘ！ｌを、Ｙ軸選択ＩｆＭｌ１３にＹ軸選択端
子Ｙ０を、制御線１１４に制御端子Ｃを、ＧＴＯ８１１
０のゲートに出力をそれぞれ接続された点弧・消弧回路
１１８と、Ｘ軸選択線１１８にＸ＠選択端子Ｘ２を、Ｙ
軸選択線１１６にＹ軸選択端子Ｙ１を、制御線１１４に
制御端子ＣをＧＴＯ８ｌ １１のゲートに出力ｔそれぞ
れ接続された点弧・消弧回路１１９と、出線１０２と地
気との間に接続された抵抗器１２０と、出線１０３と地
気との間に接続された抵抗器１２１とを営む。
第１図においてカレントスイッチ１０４はトランジスタ
１２２および１２３、定電流回路１２４によって、カレ
ントスイッチ１０５はトランジスタ１２５および１２６
．定電流回路１’２７によって、カレントスイッチ１０
６はトランジスタ１２８および１２９、定電流回路１３
０、によって、カレントスイッチ１０７はトランジメタ
１３１および１３２、定電流回路１３３によってそれぞ
れ構成される。
１２２および１２３、定電流回路１２４によって、カレ
ントスイッチ１０５はトランジスタ１２５および１２６
．定電流回路１’２７によって、カレントスイッチ１０
６はトランジスタ１２８および１２９、定電流回路１３
０、によって、カレントスイッチ１０７はトランジメタ
１３１および１３２、定電流回路１３３によってそれぞ
れ構成される。
第１図において点弧・消弧回路１１５．１１７、１１８
および１１９は、それぞれ制御端子Ｃに加えられる２値
の電圧によってＧＴＯ８１０８、１０９。
および１１９は、それぞれ制御端子Ｃに加えられる２値
の電圧によってＧＴＯ８１０８、１０９。
１１０および１１１の点弧および消弧のいずれか一方の
動作を行なう。
動作を行なう。
第１図において、入線１００と出線１０３との接続は以
下のようにして行なう。すなわち制御線１１４にあらか
じめ定められた前記２値の電圧の一方の電圧を印加した
状態でＸ軸選択線１１２およびＹ軸選択ｇｘ １６によ
って点弧・消弧回路１１７を選択する。このようにする
と点弧・消弧回路１１７はＧＴＯ８１０９のゲート端子
に電流を供給し、これによってＧＴＯ８１０９は導通状
態となる。カレントスイッチ１０５には電源から電流源
１２７によって定まる電流値が供給され、この電流値が
ＧＴＯ８１０９の保持電流以上に設定されていれば制御
線１１４、Ｘ軸選択線１１２、Ｙ軸選択［１１６に加え
られている制御電圧を取シ去ってもＧＴＯ８１０９は導
通状態を維持する。このようにしてカレントスイッチ１
０５にはＧＴＯ８１０９を通して電源電流が供給され、
入線１００と出線１０３との間の接続が行なわれる。
下のようにして行なう。すなわち制御線１１４にあらか
じめ定められた前記２値の電圧の一方の電圧を印加した
状態でＸ軸選択線１１２およびＹ軸選択ｇｘ １６によ
って点弧・消弧回路１１７を選択する。このようにする
と点弧・消弧回路１１７はＧＴＯ８１０９のゲート端子
に電流を供給し、これによってＧＴＯ８１０９は導通状
態となる。カレントスイッチ１０５には電源から電流源
１２７によって定まる電流値が供給され、この電流値が
ＧＴＯ８１０９の保持電流以上に設定されていれば制御
線１１４、Ｘ軸選択線１１２、Ｙ軸選択［１１６に加え
られている制御電圧を取シ去ってもＧＴＯ８１０９は導
通状態を維持する。このようにしてカレントスイッチ１
０５にはＧＴＯ８１０９を通して電源電流が供給され、
入線１００と出線１０３との間の接続が行なわれる。
−万人線ｉｏｏと出＆１１０３との切断は制御線１１４
にあらかじめ定められた前記２値の電圧の他方の電圧を
印加した状態でＸ ｔｆｇ選択腺１１２およびＹ軸選択
線１１６によって点弧・消弧回路１１７を選択すること
によって行なう。このようにすると点弧・消弧回路はＧ
ＴＯ８１０９のゲート端子から電流を引き込みこれによ
ってＧＴＯ８１０９は阻止状態となる。以後、制御線１
１４、Ｘ軸選択線１１２、Ｙ軸選択１ｌｌｌｉ！１１６
に加えられている制御電圧を取シ去ってもＧＴＯ８ｌ
０９は阻止状態を保９ため、カレントスイッチ１０５に
供給されていた電源電流が遮断され入線１００と出線１
０３との切断が行なわれる。
にあらかじめ定められた前記２値の電圧の他方の電圧を
印加した状態でＸ ｔｆｇ選択腺１１２およびＹ軸選択
線１１６によって点弧・消弧回路１１７を選択すること
によって行なう。このようにすると点弧・消弧回路はＧ
ＴＯ８１０９のゲート端子から電流を引き込みこれによ
ってＧＴＯ８１０９は阻止状態となる。以後、制御線１
１４、Ｘ軸選択線１１２、Ｙ軸選択１ｌｌｌｉ！１１６
に加えられている制御電圧を取シ去ってもＧＴＯ８ｌ
０９は阻止状態を保９ため、カレントスイッチ１０５に
供給されていた電源電流が遮断され入線１００と出線１
０３との切断が行なわれる。
される通話路スイッチの具体例を示す図である。
第２図において第１図と同一の番号を付したものは第１
図と同一の構成要素を示す。
図と同一の構成要素を示す。
第２図によれば第１図に示したカレントスイッチ１０５
は入ａ１００に接続される入力端子２００にベースを、
地気にコレクタをそれぞれ接続されたトランジスタ１２
５と、このトランジスタ１２５のエミッタに一端ＱＧＴ
Ｏ８１０９のアノードに他端をそれぞれ接続された足電
流回路１２７とによって構成される。
は入ａ１００に接続される入力端子２００にベースを、
地気にコレクタをそれぞれ接続されたトランジスタ１２
５と、このトランジスタ１２５のエミッタに一端ＱＧＴ
Ｏ８１０９のアノードに他端をそれぞれ接続された足電
流回路１２７とによって構成される。
第２図においてカレントスイッチ１０５の出力端子２０
１と地気との間には他のカレントスイッチと共通に使用
される抵抗器１２１が、またトランジス月２６のベース
には−Ｖｒｅｆの起電力を有し他のカレントスイッチと
共通に使用される基準電圧源２０２が接続されている。
１と地気との間には他のカレントスイッチと共通に使用
される抵抗器１２１が、またトランジス月２６のベース
には−Ｖｒｅｆの起電力を有し他のカレントスイッチと
共通に使用される基準電圧源２０２が接続されている。
さらに第２図によれば第１図に示した点弧・消弧回路１
１７はＧＴＯ８Ｉ Ｏ９のゲートにコレクタを接続され
たトランジスタ２０４と、このトランジスタ２０４のエ
ミッタに一端を、制御端子２０３に他端をそれぞれ接続
された抵抗器２１０とＸ軸選択端子２０５に一端を、ト
ランジスタ２０４のベースに他端をそれぞれ接続された
抵抗器２０６とこの抵抗器２０６の他端にコレクタを、
Ｙ軸選択端子２０７にベースを、起電力−■を有する電
源にエミッタをそれぞれ接続されたトランジスタ２０８
とＧＴＯ８１０９のゲートとカソードとの間に接続され
た抵抗２０９とを含む。
１７はＧＴＯ８Ｉ Ｏ９のゲートにコレクタを接続され
たトランジスタ２０４と、このトランジスタ２０４のエ
ミッタに一端を、制御端子２０３に他端をそれぞれ接続
された抵抗器２１０とＸ軸選択端子２０５に一端を、ト
ランジスタ２０４のベースに他端をそれぞれ接続された
抵抗器２０６とこの抵抗器２０６の他端にコレクタを、
Ｙ軸選択端子２０７にベースを、起電力−■を有する電
源にエミッタをそれぞれ接続されたトランジスタ２０８
とＧＴＯ８１０９のゲートとカソードとの間に接続され
た抵抗２０９とを含む。
第２図において、制御端子２０３に電源電圧−Ｖよシも
高い一定の電圧を印加した状態でＸ軸選択端子に電源電
圧−Ｖよシも高くかつ制御端子２０３の電位よシも低い
電圧を、またＹ軸選択端子に電源電圧−Ｖよシも低い電
圧を加えると、トランジスタ２０４および２０８はいず
れもオフ状態となシ、Ｘ軸選択端子２０５から抵抗２０
６、トランジスタ２０４のベース、コレクタ接合部を通
してＧＴＯ３１０９のゲートに制御電流が流入する。
高い一定の電圧を印加した状態でＸ軸選択端子に電源電
圧−Ｖよシも高くかつ制御端子２０３の電位よシも低い
電圧を、またＹ軸選択端子に電源電圧−Ｖよシも低い電
圧を加えると、トランジスタ２０４および２０８はいず
れもオフ状態となシ、Ｘ軸選択端子２０５から抵抗２０
６、トランジスタ２０４のベース、コレクタ接合部を通
してＧＴＯ３１０９のゲートに制御電流が流入する。
これによってＧＴＯ８１０９は導通状態となシ定電流回
路１２７の電流値をＧＴＯ８１０９の保持電流以上に設
定しておけば以後制御端子２０３、Ｘ軸選択端子２０５
およびＹ軸選択端子２０７の制御電圧を取シ去っても導
通状態を保つ。
路１２７の電流値をＧＴＯ８１０９の保持電流以上に設
定しておけば以後制御端子２０３、Ｘ軸選択端子２０５
およびＹ軸選択端子２０７の制御電圧を取シ去っても導
通状態を保つ。
一方、ＧＴＯ８１０９が導通状態にある場合に、制御端
子２０３に電源電圧−Ｖよシも低い一定の電圧を印加し
た状態で、Ｘ軸選択端子２０５に制れぞれ印加すると、
トランジスタ２０４はオン状態にトランジスタ２０８は
オフ状態となり、ＧＴＯ８１０９のゲート端子からトラ
ンジスタ２０４、抵抗器２１０を経て制御端子２０３に
前記抵抗器２１０によって定まる電流を流出させる。
子２０３に電源電圧−Ｖよシも低い一定の電圧を印加し
た状態で、Ｘ軸選択端子２０５に制れぞれ印加すると、
トランジスタ２０４はオン状態にトランジスタ２０８は
オフ状態となり、ＧＴＯ８１０９のゲート端子からトラ
ンジスタ２０４、抵抗器２１０を経て制御端子２０３に
前記抵抗器２１０によって定まる電流を流出させる。
これによってＧＴＯ８１０９は阻止状態となシ以後制御
端子２０３、Ｘ軸選択端子２０５、Ｘ軸選択端子２０７
の制御電圧を取シ去っても阻止状態を保つ。
端子２０３、Ｘ軸選択端子２０５、Ｘ軸選択端子２０７
の制御電圧を取シ去っても阻止状態を保つ。
このように第２図に示した点弧・消弧回路１１７は、Ｘ
軸選択端子２０５およびＸ軸選択端子２０７によって点
弧・消弧回路１１７の選択を行ない、制御端子２０３に
加えられる２値の電圧によりてＧＴＯ８１０９の点弧並
びに消弧制御を行なう。
軸選択端子２０５およびＸ軸選択端子２０７によって点
弧・消弧回路１１７の選択を行ない、制御端子２０３に
加えられる２値の電圧によりてＧＴＯ８１０９の点弧並
びに消弧制御を行なう。
ＧＴＯ８１０９が導通状態にある場合、入力端子２００
に基準電圧−ｖｒｅｆ以上の電圧が印加されるとトラン
ジスタ１２５のベース・エミッタ接合部が順方向に、ト
ランジスタ１２６のベースエミッタ接合部が逆方向にそ
れぞれバイアスされるため、トランジスタ１２５はオン
状態に、トランジスタ１０５はオフ状態になる。これに
よって出力端子２０１には抵抗器１２１を通して地気の
電圧が出力される。また入力端子２００に基準電圧−ｖ
ｒｅｆ以下の電圧が印加されるとトランジスタ１２５が
オフ状態に、トランジスタ１２６がオン状態になシ、定
電流回路１２７の電流は抵抗器１２１およびトランジス
タ１２６を流れる。このようにして出力端子２０１には
、地気よシも抵抗器１２１の電圧降下分だけ低い電圧が
現われる。
に基準電圧−ｖｒｅｆ以上の電圧が印加されるとトラン
ジスタ１２５のベース・エミッタ接合部が順方向に、ト
ランジスタ１２６のベースエミッタ接合部が逆方向にそ
れぞれバイアスされるため、トランジスタ１２５はオン
状態に、トランジスタ１０５はオフ状態になる。これに
よって出力端子２０１には抵抗器１２１を通して地気の
電圧が出力される。また入力端子２００に基準電圧−ｖ
ｒｅｆ以下の電圧が印加されるとトランジスタ１２５が
オフ状態に、トランジスタ１２６がオン状態になシ、定
電流回路１２７の電流は抵抗器１２１およびトランジス
タ１２６を流れる。このようにして出力端子２０１には
、地気よシも抵抗器１２１の電圧降下分だけ低い電圧が
現われる。
−万〇ＴＯ８１０９が阻止状態にある場合には、基準電
圧源２０２によってトランジスタ１２６のペース・コレ
クタ接合部が逆方向にバイアスされるため出力端子２０
１には抵抗器１２１を通して地気の電位が出力される。
圧源２０２によってトランジスタ１２６のペース・コレ
クタ接合部が逆方向にバイアスされるため出力端子２０
１には抵抗器１２１を通して地気の電位が出力される。
すなわち第２図に示したカレントスイッチ１０５は、Ｇ
ＴＯ８１０９を導通状態、阻止状態とすることによって
、入力端子２００と出力端子２０１との間の開閉制御が
行なわれる。
ＴＯ８１０９を導通状態、阻止状態とすることによって
、入力端子２００と出力端子２０１との間の開閉制御が
行なわれる。
以上述べたように本発明による高速通話スイッチ回路網
によればスイッチの開放時に電力をまったく必要とせず
、また各スイッチの開閉状態を記憶するためのメモリを
省略することができる。
によればスイッチの開放時に電力をまったく必要とせず
、また各スイッチの開閉状態を記憶するためのメモリを
省略することができる。
第１図は本発明の実施例を示す回路図、第２図は第１図
に示したカレントスイッチ１０５、点弧消弧回路１１７
並びにゲートターンオアサイリスタ１０９によ多構成さ
れる部分の具体例を示す図である。 図において１２４，１２７，１３０および１３３は定電
流回路と、１１５，１１７，１１８および１１９は点弧
・消弧回路を、１０８，１０９，１１０および１１１は
ゲートターンオフサイリスクをそれぞれ示す。 オ １ 図 ７２図
に示したカレントスイッチ１０５、点弧消弧回路１１７
並びにゲートターンオアサイリスタ１０９によ多構成さ
れる部分の具体例を示す図である。 図において１２４，１２７，１３０および１３３は定電
流回路と、１１５，１１７，１１８および１１９は点弧
・消弧回路を、１０８，１０９，１１０および１１１は
ゲートターンオフサイリスクをそれぞれ示す。 オ １ 図 ７２図
Claims (1)
- 複数の入線と前記複数の入線と交差する複数の出線と、
前記複数の入線と前記複数の出線との各交点に設けられ
入線に入力を、出線に出力をそれぞれ接続された複数の
カレントスイッチとによって構成された高速通話スイッ
チ回路網において電源からそれぞれ前記複数のカレント
スイッチに供給される電流を断続する複数のｐｎｐｎス
イッチ素子と、前記複数のｐｎｐｎスイッチ累子の所望
のｐｎｐｎスイッチ素子を点弧する並びに消弧する手段
とをさらに付加したことを特徴とする高速通話スイッチ
回路網。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345283A JPS6054592A (ja) | 1983-09-06 | 1983-09-06 | 高速通話スイッチ回路網 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345283A JPS6054592A (ja) | 1983-09-06 | 1983-09-06 | 高速通話スイッチ回路網 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6054592A true JPS6054592A (ja) | 1985-03-29 |
Family
ID=15774148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16345283A Pending JPS6054592A (ja) | 1983-09-06 | 1983-09-06 | 高速通話スイッチ回路網 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054592A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5090225A (ja) * | 1973-12-11 | 1975-07-19 | ||
| JPS5090224A (ja) * | 1973-12-11 | 1975-07-19 |
-
1983
- 1983-09-06 JP JP16345283A patent/JPS6054592A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5090225A (ja) * | 1973-12-11 | 1975-07-19 | ||
| JPS5090224A (ja) * | 1973-12-11 | 1975-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3928730A (en) | Matrix module and switching network | |
| JPS5828679B2 (ja) | 半導体記憶装置の書込み回路 | |
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| HU197817B (en) | Broad band signal switching device | |
| GB2163614A (en) | Battery economising circuit | |
| US4636713A (en) | Monolithically integratable control circuit for switching inductive loads comprising a Darlington-type final stage | |
| US3456084A (en) | Switching network employing latching type semiconductors | |
| EP0425951B1 (en) | ECL cutoff driver circuit with reduced standby power dissipation | |
| CA1276692C (en) | Monolithic switch | |
| US4031413A (en) | Memory circuit | |
| US4355245A (en) | Electronic circuit | |
| US3643230A (en) | Serial storage and transfer apparatus employing charge-storage diodes in interstage coupling circuitry | |
| US3826873A (en) | Switching circuit employing latching type semiconductor devices and associated control transistors | |
| US3601547A (en) | Cross-point switching arrangements including triggerable avalanche devices | |
| US4128742A (en) | Rugged crosspoints for communication systems | |
| US4107474A (en) | Bipolar transistor switching network crosspoint | |
| CA1222311A (en) | Low power wideband switching array element | |
| US3810130A (en) | One-port complementary memory cell | |
| US3176152A (en) | Current switching transistor system utilizing tunnel diode coupling | |
| US3473149A (en) | Memory drive circuitry | |
| US3986174A (en) | Communication switching system | |
| CA1038068A (en) | Semiconductor channel switch | |
| US3993871A (en) | Relay matrix for selector networks | |
| US3737588A (en) | High speed semiconductor switching circuit | |
| US3868586A (en) | Differential amplifier having a short response time |