JPS6055390A

JPS6055390A - 表示回路

Info

Publication number: JPS6055390A
Application number: JP58163791A
Authority: JP
Inventors: 悟前田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-09-06
Filing date: 1983-09-06
Publication date: 1985-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、テレテキストやビデオテックスなどの文字
画像情報システムにおける表示回路に関する。

背景技術とその問題点まず、第１図により一般的なテレビ文字多重放送受信機
のアウトラインについ°ζ説明しよう。

第１図において、＋１１は晶周波同調回路から映像検波
回路までを含むチューナ回路、（２）は色復調などの処
理を行うビデオ回路、（３）はカラー受像管を示す。そ
して、通當のテレビ放送の受信時にはチューナ回路（１
）からのカラー映像信号がビデオ回路（２）に供給され
て三原色信号が取り出され、この信号が受像管（３）に
供給され′ζ放送によるカラー画像が再生される。

なお、このとき、チューナ回路（１）からのカラー映像
信号が同期パルス形成回路（４）に供給されて垂直同期
パルスＶ　Ｄ　＋水平間開パルスト１ｏ、　クロックＣ
Ｋが取り出され、そのパルスＶＯ，ｌｌｏが偏開回路（
５）に供給されて垂直及び水平偏向電流が形成され、こ
れらは受ｉ管（３）の偏向コイル（６）に供給される。

また、ＱＯ）は文字放送によるカラー画像を再生Ｊるた
めのマイクロコンピュータを示し、（１１）は８ビット
並列処理のＣＰＵ、（１２）は文字放送によるカラー画
像を再生するだめのプログラムが書き込まれているＲＯ
Ｍ、（１３）はワークエリア用のＲＡＭ、（１４）は文
字放送の選択などを行うキーボード、（１５）はアナロ
グ入力用のインターフェイスで、これら回路（１２）〜
（１５）はシステムバス（１９）を通じてＣＰＵ（１１
）に接続され°ζいる。

さらに、（１６）は表示用メモリ、すなわぢ、文字放送
の１ペ一ジ分（１画面分）の表示データを記憶するビデ
オＲＡＭ、（１７）はそのアドレス信号及びリード・ラ
イト信号などを形成するメモリコントローラ、（１Ｂ＞
はディスプレイコン］−ローラで、これらは相互に接続
されると共に、システムハス（１９）に接続されている
。また、コントローラ（１７）にはパルス　ｖｏ、ＨＤ
、ＣＫが供給されている。

そして、キーボーＦ’（１４）により文字放送を選択す
ると、これが割り込みによりＣ，ＰＵ　（１１）に知ら
され、どの文字放送を必要としているかがＲＡＭ（１３
）にストアされる。

一方、チューナ回路（１）からのカラー映像信号がイン
ターフェイス（１５）に供給され゛ζ垂直ブランキング
期間におりる文字放送信号が取り出され、この信号がイ
ンターフェイス（１５）に一度パソファされると共に、
この文字放送信号がバッファされたことが割り込めによ
りＣＰＵ（１１）に知らされる。すると、そのバッファ
され′Ｃいる文字放送信号が、キーボード（１４）で選
択したページの信号であるかどうかがＣＰ’Ｕ（１１）
によりチェックされ、キーボード（１４）で選択したペ
ージの信号ではないときには無視されるが、キーボード
　（１４）で選択したページの信号のときにはそのバッ
ファされている文字放送信号がｃｐｕ（１１）により処
理され、ビデオＲＡＭ（１６）に供給されると共に、書
き込みアドレス信号及びライト信号がＣＰＵ（１１）か
らコントローラ（１７）を通じてＲＡＭ（１６）に供給
される。

こうして、キーボード（１４）で選択した文字放送信号
の表示データが１走査線分づつＣＰＵ（１１）によりＲ
ＡＭ（１６）に順次書き込まれる。

そして、このとき、コントローラ（１７）において垂直
走査及び水平走査に同期した読み出しアドレス信号及び
リード信号が形成され、これら信号が書き込み用の信号
とは時分割式にメモリ　（１６）に供給されてＲＡＭ（
１６）の表示データが、垂直走査及び水平走査に同期し
て順次読み出され、この読み出された表示データがコン
トローラ（１８）により三原色信号Ｒ，Ｇ、Ｂ及び輝度
信号Ｙにデコードされる（信号Ｒ−Ｙのそれぞれはｌビ
ットのシリアル信号であり、全体としては４ビット並列
である）。そして、これら信ＨＲ−ｙが、ビデオ回路（
２）を通じて受像管（３）に供給され、従っζ、受像管
（３）には文字放送によるカラー画像が再生される。

以上が、一般的なテレビ文字多重放送受信機のアウトラ
インである。

ところで、テレビ文字多重放送でページが送信されると
き、そのページのフォーマントには、高密度モード及び
マルチ画面モード（及び標準モード）がある。すなわち
、高密度モードでは、第２図Ａに示すように、１ページ
が横４９６ドツトＸ縦４０８ドツトで構成されると共に
、その１ページが１つの画面を表現し”ζいる。また、
マルチ画面モードでは、第３図Ａに示すように、やはり
１ページが横４９６Ｆツト×縦４０８ドツトで構成され
るが、その１ページは縦横に４等分され゛ζ縮小された
４つの画面（＃０）〜（＃３）を表現している。

そして、いずれのモードでも横方向の８ド・ノドが１バ
イトの表示データにより表現されるので、高密度モード
のページを受信するには、第２図１３にボずようにビデ
オＲＡＭ（１６）は水平アドレスとして６２バイト、垂
直アドレスとして　４０８ノくイトが必要であり、マル
チ画面モードのページを受信するにも、やはりビデオＲ
Ａ、Ｍ　（１６）は６２Ｘ　４０８バイトが必要である
・ところが、受信機において高密度モード及びマルチ画面
モードの両方を表示できるようにすると、ＣＰＵ（１１
）がビデオＲＡＭ（１６）をアクセスするとき、問題を
生じてしまう。

ずなわら、ビデオＲＡＭ（１６）から表示データを読み
出して表示を行う場合、一般にビデオＲＡＭ（１６）の
水平アドレスは受像管（３）の水平走査に対応して第２
図Ｂに矢印Ｈで示すように０〜６１番地を単調増加し、
垂直アドレスは垂直走査に対応して矢印■で示ずように
０〜４０７番地をｌＮ調増加している。

従って、読み出しアドレスがこのように変化をする場合
、第３図Ａに示すようなマルチ画面表示を実現するには
、その表ｊくデータは、ビデオＲＡＭ（１６）に対して
第３図Ｂに示すようにストアされていなければならない
。

しかし、表示データが第３図Ｂに示すようにストアされ
ると、画面（＃０）〜（＃３）のそれぞれにおいてはア
ドレスが不連続になるので、ＣＰＵ（１１）が表示デー
タをアクセスするとき、そのアドレス処理が複雑になっ
てしまい、この結果、処理が非−πに行いにくくなると
共に、処理時間が長くなっ”で描画スピードが低下して
しまう。

発明の目的この発明は、このような問題点を−ＪＩ■すると共に、
特にそのための構成を簡単化しようとするものである。

発明の概要このため、この発明においＣは、同密度モードの場合に
は、ビデオＲＡＭ（１６）に対して第４図に不ずように
゛７トレスを割り当゛Ｃて表示データのアクセスを行う
。しかし、マルチ画面モードの場合には、ヒデオＲへＭ
（１６）を第５図にボすように各々においては一１′ド
レスの連続する４つの領域＃０〜＃３に分割すると共に
、この領域＃０〜＃３を画面（＃０）〜（＃３）に対応
させてＣＩ）　ｊＪ（１１）のアクセスを行う。そし゛
（、表示データを読み出し°ζマルチ画面表示を行うと
きには、■フィールド期間の１１１１半の期間には、〃
水平期間ごとに、領域＃０と＃ｌとがら表示データを交
互に読み出し、後半の期間には、〃水平期間ごとに領域
＃２と＃３とがら表示データを交互に読み出して第３図
Ａに示すようなマルチ画面を表示する。

そしζ、このとき、高密度モードの読み出しアドレス信
号と、マルチ画面モードの読み出しアドレス信号とは、
それらのビットを交換するだけで共通の形成回路により
形成するものである。

実施例すなわち、！８６図はその一例をボし、この例においζ
は簡単のため、ＣＰＵ（１１）はＣＰ　ＬＪタイミング
に表示データをビデオＲＡＭ（１６）に書き込むだけで
あるとする。また、受像管（３）におりる画面表示は、
ノンインターレース表示であり、このため、パルスＨＤ
の周波数は２逓倍され、り１コツクＣＫの周波数は４逓
倍されＣいるものとする（従っ゛乙１フィールドは５２
５ラインであり、その１水平期間ば柿準値（”：　６３
．５１！ｓ　）の２である）。

ソシて、第６図において、ビデオＲＡＭ（１６）は高密
度内面及びマルチ画面を表示するための容量を有してい
るが、高密度モート′の場合りこは、第４図に示すよう
にビデオＲＡＭ（１６）のアドレスが割り当てられる。

すなわち、第４図において、斜線をつけた部分は不使用
とされ、−゛ト位アドレス（アドレスビット）ＡＤｏ　
＝ＡＤｓが水平アドレスとされ、これは０〜６１番地の
範囲とされると共に、中上位アドレスＡ　Ｄ　６〜ＡＤ
１４が垂直アドレスとされ、ごれは０〜４０７番地の範
囲とされる。

また、マルチ画面モードの場合には、第５図に示すよう
にビデオＲＡＭ（１６）のアドレスが割り当゛ζられる
。ずなわら、ビデオＲＡＭ（１６）のアドレスは上位ア
ドレスＡ　Ｄ　１３．　Ａ　Ｄ　１４により４分割され
、絶対番地で０番地から２０００Ｈ番地づつの領域が順
に領域＃Ｏ〜＃３とされる。そ゛して、各領域においζ
、斜線をつりた部分は不使用とされ、上位“アドレスΔ
Ｄ　ｏ　”　Ａ　Ｄ　４が水平アドレスとされ、これは
Ｏ〜３０番地の範囲とされると共に、中位アドレスＡＩ
）、〜ＡＤ□２が垂直アドレスとされ、これは０〜２０
３番地の範囲とされる。

また、第６図において、（２１）ばＲＳフリソブフロッ
プを示し、これはシステムバス（１９）に接続され、Ｃ
ＰＵ（１１）により高密度モードのときはリセットされ
、マルチ画面モードのときはセットされる。そして、こ
のフリップフロップ（２１）の出力ＭＤがセレクタ（３
１）にセレクト人力Ｓとして供給され、セレクタ（３１
）は、Ｓ−“０゛のときＹ＝Ａ、、Ｓ＝’“１″のとき
Ｙ＝Ｂとされる。

なお、（３２）も同様のセレクタである。

また、（２４）は読み出し用の水平アドレス信号の形成
回路を示す。この形成回路（２４）は、％分周の分周回
路及び６ビソ１−のカウンタなどにより構成され、クロ
ックＣＫがクロック人力（カウント人力）ＣＬＫに供給
されると共に、第７図Ａ。

Ｂに示すように１水平期間のうち有効表示期間ｔ１〜ｔ
３だけ“１″となるパルス１１０ＳＰがクリア人力ＣＬ
Ｒに供給されて第７図Ｃに示すようにｌＩＤ５Ｐ＝“０
″のとき「０」で、ｌＩＤ５Ｐ＝　”　１　”のときク
ロックＣＫの８クロツクごとに１”■ｊづつインクリメ
ントするアドレス信号Ａｏ＝Ａ６が形成される。

さらに、この形成回＃ＪＲ（２４）はブリセンタプルに
も構成されているもので、Ｄ　ｏ　”　Ｄ　５はそのプ
リセント人力、ＬＣＨはランチ人−力である。そして、
入力Ｄｏ＝０４には“０″レヘルが供給され、入力Ｄ５
には“ｌ”レベルが供給され、従っ“ζ、ラッチ人力Ｌ
　ＣＨが“′ｌ″になると、信号Ａ６〜Ａｏは１０００
００”になる。

また、この形成回ＩＩ！８（２４）においては、信号へ
〇〜Ａ５が変化するごとにリード信号ＲＤ及びロード信
号Ｌｌ：）、が形成される。

さらに、（２５）は水平境界検出回路をノドず。この検
出回路（２５）は、マルチ画面モードの場合に、水平ア
ドレスがマルチ画面（第３図Ａ）の水平境界、ずなわら
、領域（＃０）と（＃ｌ）との境界の値、及び領域（＃
２）と（＃３）との境界の値になったとき、これを検出
して形成回路（２４）からの信号Ａ　ｏ　”　Ａ　４を
「０」〜「３０」の範囲とするためものである。このた
め、検出回路（２５）には、形成回路（２４）から信号
Ａ。”　Ａ　４が供給されると共に、信号ＭＤが検出許
可入力ＩＦ、　Ｎ　Ｂに供給されてＭＤ＝”１″で、か
つ、Ａ　ｏ　−Ａ　４　＝「３１」になったとき、′１
″になる検出出力Ｑ　２５が取り出され、この検出出力
Ｑ２５ば形成回路（２４）のラッチ入力Ｌ　ＣＨにイハ
給される。

また、（２６）は読み出し川の垂直アドレス信号の形成
回路を示す。この形成回路（２６）は、９ヒツトのカウ
ンタなどにより構成され、パルスＩＩ　ＯＳ　Ｐがクロ
ック人力（カウント入力）ＣＬＫに供給されると共に、
第８図Ａ、Ｂに示すように１フィールド期間のうち自効
表示期間１゛１〜Ｔ３だけ“１゛となるパルスｖｏｓｐ
がクリア人力ＣＬπに供給されて第８図Ｃに示ずように
ｖｏｓｐ−“０”のとき１０」で、ＶＤＳＰ＝、　”　
１　”　（７）ときパル１ｌＤＳＰの１サイクルごとに
１１」づつインクリメントするアドレス信号Ｂａ−Ｂｅ
が形成される。

さらに、この形成回路（２６）もブリセンタプルに構成
されているもので、Ｄｏ”Ｄｅはそのブリセン１−人力
、Ｌ　ＣＨはランチ入力である。そし゛（、人力Ｄｏ”
・Ｄ７には“Ｏ″レベル供給され、人力Ｄ８には°１”
レベルが供給され、従って、ラッチ入力■、Ｃ１（が“
ｌ”になると、信３Ｆ３−Ｂ８〜Ｂ。

は“１００００００００”になる。

また、（２７）は垂直境界検出回路を示す。この検出回
路（２７）は、マルチ画面モードの場合に、垂直アドレ
スがマルチ画面（第３図Ａ）の垂直境界、ずなわら、領
域（＃０）と（＃２）との境界の値、及び領域（＃１）
と（＃３）との境界の値になったとき、これを検出し゛
Ｃ形成回路（２６）からの信号Ｂｏ−ＢｖをＩ’ＯＪ　
〜ｒ２０３　Ｊの範囲とするためものである。このため
、検出回路（２７）には、形成回路（２６）から信号Ｂ
ｏへ・Ｂ７が供給されると共に、信号ＭＤが検出許可人
力ＥＮＢに供給されてＭＤ−“１”で、がっ、Ｂｏ　−
Ｂｖ　＝＋　２０４　ｊになったとき、６１″になる検
出出力Ｑ２？が取り出され、この検出出力Ｑ２？は形成
回路（２６）のラッチ人力Ｌ　ＣＨに供給される。

そし′ζ、形成回路（２４）からの信号Ａ５がセレクタ
（３１）の人力Ａ＾及び人力Ｂ＋に供給されると共に、
形成回路（２６）からの信号Ｂ　ｏ　”　Ｂ　ｖがセレ
クタ（３１）の人力Ａ　Ｂ　”　Ａ　＋及び入力ＢＡ〜
Ｂ）（に供給される。そして、セレクタ（３１）の出力
Ｙ　Ａ　”　Ｙ　＋がセレクタ（３２）の人力ＢＦ−Ｂ
Ｈに供給され、形成回路（２６）からの信号Ｂ８がセレ
クタ（３２）の人力ＢＯに供給されると共に、形成回路
（２４）からの信号ＡＯ”Ａ４がセレクタ（３２）の人
力ＢＡ−Ｂｌに供給される。

さらに、ＣＰＵ（１１）からの書き込みアドレス信号が
セレクタ（３２）の人力Ａ　Ａ　”　Ａ　ｏに供給され
ると共に、ＣＰＵ（１１）からメモリライト信号ＭＥＷ
Ｒがセレクタ（３２）のセレクト人力Ｓに供給され、セ
レクタ（３２）の出力Ｙ　Ａ　”−Ｙ　ｏがビデオＲＡ
Ｍ（１６）のアドレスＡ　Ｄ　ｏ　ＮＡ　Ｄ　１４に供
給される。

また、ＲＡＭ（１６）のデータ人力Ｄ　Ｉ　ニはＣＰＵ
（１１）から表示データが供給されると共に、ライト人
力ＷＲには信号ＭＥＷＩ？が供給され、さらにリード入
力ＲＤには形成回路（２４）からリード信号ＲＤが供給
される。そしζ、ＲＡＭ（１６）のデータ信号Ｄｏには
、８ビツトの並列人力直列出力のシフトレジスタ（２８
）が接続されると共にこのレジスタ（２８）のロード入
力ＬＤ及びクロック入力ＣＬＫには、形成回路（２４）
からのロート”信号ＬＤ及びクロックＣ’Ｋが供給され
る。

このような構成によれば、ＣＰＵ（１１）によりフリッ
プフロップ（２１）がリセツトされると、その出力ＭＤ
は°゛０”になるので、検出回路（２５）。

（２７）は検出不許可とされ、従っ°ζ、形成回路（２
４）　、（２６）は何もプリセットされないので、形成
回路（２４）　、（２６）からの信号Ａｏ”Ａｓ、。

Ｂｏ”−Ｂｓは第７図Ｃ及び第８図Ｃに示すように変化
する。

また、ＭＤ−０″なので、セレクタ（３１）はＹ＝Ａが
セレクトされ、信号Ａ５　、Ｂｏ−Ｂｖが第１０図の第
２行に示すような関係でセレクタ（３１）を通過し、さ
らに、第１θ図の第３行に示ずよな関係でセレクタ（３
２）を通過して第１０図の第４行に示すような関係でビ
デオＲＡＭ（１６）のアドレスＡ　Ｄ　ｓ〜ＡＤ１３に
供給される。

また、このとき、信号Ａｏ〜Δ４．Ｂ８が、第１０図の
第３行に乃くずような関係でセレクタ（３２）を通過し
て第１０図の第４行に示すような関係でビデオＲＡＭ（
１６）のアドレスＡＤｏ　〜ＡＤ４　。

ＡＩ）１４に供給される。

すなわぢ、ＭＤ−“０″の場合には、第７図Ｃに示す信
号Ａｏ”Ａ５がビデオＲＡＭ（１６）の水１１１アドレ
ス八Ｄｏ〜ＡＤ６に供給されると共に、第８図Ｃに示す
信号Ｂｏ”ＢｓがビデオＲＡＭ（１６）の垂直アドレス
Ａ　Ｄａ　”Ａ　Ｄ１４に供給される。

従って、ビデオＲＡＭ（１６）のアドレスのうち、第４
図の斜線をつけない領域においζ、水平及び垂直走査位
置に対応したアドレスから表示データが読み出される。

そして、この読み出された表示データが、レジスタ（２
８）に供給されると共に、１ビツトづつ直列に取り出さ
れ、すなわち、１ｌＩＩＶ１７度画面の輝度信号Ｙが得
られる。

一方、ＣＰ　Ｕ　（１１）によりフリップフロップ（２
１）がセットされると、その出力ＭＤは“°１°゛にな
るので、検出回路（’２５）　、（２７）は検出許１ｉ
Ｊとされる。そして、この場合も、第７図Ｃに示すよう
に、また、第７図り、Ｈに示すように（第７図り、　Ｅ
は、信号Ａ　ｏ　”　Ａ　Ｌｉを信号ＡＯ〜Ａ４とＡ５
とに分りでボしたもの）、信号ＡＯ〜Ａ５は時点ｔ１に
１−０」からスタートし°ζクロックＣＫの８クロツク
ごとにｌ’　ｌ　Ｊづつインクリメントしていくが、期
間ｔ１〜ｔ３の中央の時点ｔ２にＡＯ〜Ａ４　＝　Ｉ’
３１Ｊになると、これが検出回路（２５）により検出さ
れ、第７図Ｆに示すようにその検出出力Ｑ２５は時点ｔ
２に１″になると共に、この出力０２５は形成回路（２
４）にラッチ人力Ｌ　ＣＨとし°ζ供給されているので
、時点Ｌ２に信号Ａ・０〜Ａ４はずべζ″０″にプリセ
ットされると共に、信号Ａ５ば”１”にプリセントされ
る。そし°Ｃ１時点時点以後、第７図りに示すように、
信号Ａ　Ｏ〜Ａ４ば期間ＬＩ−Ｌ２と同様にりｌ、レノ
クＣＫの８クロツクごとにｌ’　Ｉ　Ｊづつインクリメ
ントしていく。また、第７図已にボずように、信号Δ５
は時点ｔ２以後、“１”のレヘルを保つ。

そして、時点も３の８クロツク前の時点にＡＯ〜Ａ４　
＝　ｒ３０Ｊになり、時点ｔ３に１１　Ｄ　Ｓ　Ｐ−”
０゛になることによりＡｏ　＝Ａ４＝　Ｉ’ＯＪ　、Ａ
ｓ　−６０″になる。

さらに、この場合、形成回路（２７）におい“ζも同様
の動作が行われる。すなわち、第８図Ｃに示すように、
また、第８図り、Ｅに不すように（第８図り、　Ｅは、
信号Ｂｏ”Ｂｓを信号Ｂｏ”ＢｖとＢｅとに分けて示し
たもの）、信号Ｂｏ−Ｂｓは時点Ｔ１に「０」からスタ
ートしてパルスｌＩＤ５Ｐごとに「１」づつインクリメ
ントしていくが、期間Ｔ１〜Ｔ３の中央の時点Ｔ２にＢ
ｏ”Ｂｖ＝ｒ２０４Ｊになると、これが検出回路（２７
）により検出され、第８図Ｆに示すようにその検出出力
Ｑ２Ｔば時点Ｔ２に１１１１１になると共に、この出力
Ｑ２？は形成回路（２６）にランチ人力Ｌ　ＣＨとして
供給されているので、時点Ｔ２に信号ＢＯ”Ｂ？はずべ
てＯ”にプリセットされると共に、信号Ｂ８は１″にプ
リセットされる。そして、時点′Ｉ゛２以後、第８図り
に示すように、信号Ｂ　ｏ　”　Ｂ　ｖは期間Ｔ１〜Ｔ
２と同様にパルスＨＤＳＰサイクルごとに「１」づつイ
ンクリメントしていく。また、第８図Ｅに不ずように、
信号Ｂ８は時点Ｔ２以後、Ｔ１１″のレベルを保つ。

そして、時点′ｒ３の１水平期間前の時点にＢ。

〜Ｂ７＝「２・０３」になり、時点Ｔ　３　ニＶＤＳＰ
＝　”　Ｏ”になることによりＢｏ　”Ｂｖ　＝　ｌ”
ＯＪ　、Ｂｅ　−”ｏ”になる。

すなわち、ＭＤ＝”ｌ”のときには、形成回路（２４）
からは第７図り、　Ｅに示ず信号Ａ　ｏ　”　Ａ　５が
取り出されると共に、形成回路（２６）からは第８図り
、Ｅに示ず信号Ｂｏ”Ｂｓが取り出される。

なお、このとき、信号Ａｓ、Ｂｅを第３図Ａのマルチ画
面に対応させると、第９図のようになる。

そし”ζ、これらｆα号八へ〜Δ５、ＢＯ”Ｂｅ力（セ
レクタ（３３）　、（３４）を通じてＲＡＭ（１６）の
アドレスＡ　Ｄ　ｏ〜八へ１４に供給されるが、このと
き、ＭＤ＝”ｌ”なので、信号Ａｏ”・Ａｅは、第１１
図Ａに示すような関係でセレクタ（３３）　、（３４）
を通じ゛こＲＡＭ（１６）のアドレス人Ｄ　ｏへ□Ａｌ
］１４に供給される。そしζ、第１１図への第１行及び
第４行の関係を書きなおすと、第１１図Ｂのよ゛うにな
る。ずなわら、ＲＡＭ（１６）の水平アドレスＡＤ。

〜ＡＤ４及び垂直アドレスＡＤｒ、〜ＡＤ１２には信号
Ａｏ　”Ａ４　、Ｂｏ−Ｂｖが供給されると共に、上位
アドレスＡＤ１３には信号Ａ５が供給され、最−上位ア
ドレスＡＤ１４には信号Ｂ８が供給される。

そして、このとき、信号Ａｓ、Ｂｅは第９図に示すよう
に変化しζいるので、■フィールド期間の前半の期間に
は、〃水平期間ごとにＲＡＭ（１６）の領域＃０と＃１
とが交互に選択され、１フィールド期間の後半の期間に
は、〃水平期間ごとにＲＡＭ（１６）の領域＃２と＃３
とが交互に選択される。

そして、さらに、信号Ａｏ　＝Ａ４．Ｂｏ　＝Ｂｔが、
第７図Ｄ、第８図りに示すように変化しているので、信
号Ａｓ、Ｂｅにより選択された各領域において水平及び
垂直走査位置に対応したアドレスから表示データが読み
出される。

そして、この読み出された表示データが、レジスタ（２
８）に供給されるので、レジスタ（２８）からはマルチ
画面モードの輝度信号Ｙが得られる。

また、ビデオＲＡＭ（１Ｂ）に表４くデータを書き込む
場合には、ＣＰＵ（１１）によりＭｌ！ＷＲ＝　”　Ｏ
″となるので、ＣＰＵ（１１）からのアドレス信号がセ
レクタ（３２）を通じてビデオＲＡＭ（１６）に供給さ
れると共に、ＭＥＷＲ＝″０″なので、ビデオＲＡＭ’
（１６）は書き込みモードとなる。従って、表示モード
にかかわらずＣＰＵ（１１）はその表示データをビデオ
ＲＡＭ（１Ｇ）の任意のアドレスに書き込むことができ
る。

以上のようにしζ、この発明によれば、晶密度モード及
びマルチ画面モードの表示をマＪうごとかできるが、こ
の場合、特にこの発明によれば、ビデオＲＡＭ（１６）
の読み出しを第７図へ・第９図に示すようなアドレス信
号で行っているので、マルチ画面モードの場合でもビデ
オＩ？ΔＭ（１６）を第５図に示すように各領域＃０〜
＃：３において連続したアドレスとすることができ、従
って、ＣＰＵ（１１）が表示データをビデオＲＡＭ（１
６）に青き込む場合、あるいは読み出す場合、そのアド
レス処理が簡単であり、また、処理時間が短かく、描両
スピードの低下がない。

さらに、高密度モード用の読み出しアドレス信号と、マ
ルチ画面モード用のアドレス信号とを別個の形成回路で
形成する場合と比べると、回路（２４）〜（２７）はマ
ルチ画面モードを実現するためにもともと必要であると
共に、回路（２１）　。

（３１）は高密度モード用の読み出しアドレス信号とマ
ルチ画面モード用の読み出しアドレス信号とを切り換え
るためにやはりもともと必要であり、従って、この発明
によれば、新たな回路を追加することなく、単に読み出
しアドレス信号のビットを入れ換えるだけの極め゛ζ簡
単な構成により両モードの表示を実現できる。

なお、上述において、ＭＤ＝”０”のとき、回路（２４
）　、（２［３）　、（２Ｂ）にりＵツク入力として供
給されるパルスＨＤ、ＣＫの周波数を〃にすると共に、
アドレス信号Ａｓ、ＢｓのレベルをＣＰＵ（１１）によ
り指定すれば、マルチ画面の領域（＃Ｏ）〜（＃３）の
うち任意の′ｒ４３ｍを１ページの大きさに拡大表示で
きる。

発明の効果ＣＰ［Ｊが表示データをビデオＲＡＭにアクセスすると
きのアドレス処理がきわめ°ζ而面であり、また、描画
スピードの低１・かない。しかも、構成が極めて簡単で
あり、コストアンプがない。

【図面の簡単な説明】

第１図〜第５図、第７図〜第１１図はこの発明を説明す
るための図、第６図はこの発明の一例の系統図である。（１６）はビデオＲＡＭ、（２４）　、（２６）は読み
出しアドレス信号の形成回路である。第１図１　１　１Ｒ１ｊ２　ｊ３第８図ＩＩＪ２　１３第１０図第１１図

Claims

【特許請求の範囲】

表示用メモリに書き込まれている表示データが水平及び
垂直走査に対応して読み出され、この読み出された表示
データが受像管に供給されて１ページの画像として表示
される表示回路において、上記１ページを複数の領域に
分割して複数の内容を表示するときには、上記表示用メ
モリのアドレスを、各々においてはアドレスが連続する
ように上記１ページの分割数に等しい数の領域に分割す
ると共に、上記表示用メモリに対する読め出しアドレス
を、上記１ページの各領域に対する水平及び垂直走査位
置に対応して上記表示用メモリの領域ごとに不連続に変
化させて上記表示用メモリから上記表示データを読み出
し、１つの内容を分割することなく上記１ページの大き
さに表示するときには、上記読み出しアドレスのビット
を交換して上記表示用メモリから上記表示データを読み
出すようにした表示回路・