JPS6057106B2 - オ−トゼロ積分器 - Google Patents

Description

【発明の詳細な説明】 本発明は積分増幅器に関し、特に入力電流と入力オフセ
ット電圧及びそれらのドリフトを補償する回路を有する
積分器に関する。

積分器は電子回路の一要素としてしばしば用いられる。

積分器は反転入力信号を受けて、この入力信号の時間積
分値に比例する信号を出力として供与する。代表的な積
分器は出力側から反転入力側への容量帰還を有する、差
動入力を持つた演算増幅器により構成される。積分器に
高い精度が要求される場合、差動増幅器及びその周辺回
路のエラー、すなわち差動増幅器の入力オフセット電圧
や入力バイアス電流を含むエラーは、積分器の出力に望
ましくないエラーを生じさせる。これらのエラーは、ト
リミングポテンショメータやその他の装置によつて手動
的に取り除かれるが、一般に、温度やその他回路のパラ
メータに依存しており、更にその大きさは時間とともに
変化する傾向にある。それ故これらのエラーを自動的に
補正する回路が望まれる。本発明によるオートセロ積分
器は積分差動増幅器一、の入力バイアス電流と入力オフ
セット電圧を補償するオートゼロ回路を有する積分器で
ある。

積分器の積分動作中、入力信号は通常の方法で積分され
、積分コンデンサに電荷が蓄積される。この積分器は次
の入力信号の積分を行う前に積分コンデンサを放電する
ためリセットされる。リセットモードの間、この積分器
は積分コンデンサの極板間の電圧を入力オフセット電圧
に等しくすることにより増幅器の入力オフセット電圧に
よるエラーを自動的に補正する。これにより積分器は各
積分動作を正しくゼ帽こ等しい出力から始める。リセッ
トモードに次ぐオートゼロモードの間、オートゼロ回路
が積分器の入力端子に流れ込む電流を補償する。この補
償電流に応じて、測定したオートゼロ回路への入力がコ
ンデンサに蓄積され、積分モードになつたときこのコン
デンサから、積分器への入力電流と大きさが等しく極性
が反対の電流が、演算増幅器を介して積分器の入力端子
に供与される。演算増幅器からこの電流は積分器の入力
端子に流れ込む電流を補償し、積分器がこの電流により
ドリフトするのを防ぐ。以下実施例を詳細に説明する。

第１図は本発明によるオートゼロ積分器の一実施例を示
しており、同図において、入力電流１１ｎとして示され
る入力信号は例えば光電子増倍管あるいは他の光検出器
から供給される。

この入力電流はバッファ増幅器１０の入力端子に供給さ
れる。このバッファ増幅器１０は演算増幅器１２と、演
算増幅器１２の出力端子から反転入力端子に接続された
帰還抵抗１４及び入力抵抗１６とによつて構成される。
演算増幅器１２の非反転入力端子は接地される。バッフ
ァ増幅器１０は入力端子に供給される入力電流に応答し
た出力電圧を出力端子に生ずる。

この電圧は本発明によるオートゼロ積分器に供給される
。この積分器は入力抵抗１８、演算増幅器２０、積分コ
ンデンサ２２及びスイッチ２４とを有する。積分器が積
分モードにあるとき、スイッチ２４を制御するＩＮＴ信
号は高レベル、スイッチ２６制御するＡＺ信号と、スイ
ッチ３０を制御するＲ信号と、スイッチ３２を制御する
ＡＺ／Ｉ信号とは低レベルにあり、このためスイッチ２
４は閉じ、スイッチ２６，３０，３２は開いて、演算増
幅器２０の出力端子と反転入力端子との間には積分コン
デンサ２２だけが接続される。これにより、バッファ増
幅器１０から抵抗１８に供給された出力電圧が通常の方
法で積分される。第１図に示す残りの回路はリセット機
能とオートゼロ機能とを働かせるためのものて、それに
ついて以下に詳述する。入力信号が積分された後、積分
器は次に送られて来る信号の積分を行うためにその出力
をゼロにするリセットモードに入る。

このリセツトードの間、積分コンデンサ２２に蓄積され
た電荷は放電される。そしてこの積分コンデンサ２２は
演算増幅器２０の入力オフセット電圧に等しい電圧まで
充電される。これにより積分器の出力は正しくゼロ（イ
））ボルトとなり、積分器の出力に演算増幅器２０のオ
フセット電圧によつて生ずる誤差が含まれることなく積
分動作か開始される。策１図及ひ第２図を参照して第１
図に示される回路のリセットモード中の動作を説明する
。

リセットモードになると、スイッチ２４を制御するＩＮ
Ｔ信号は低レベルとなり、演算増幅器２０の出力端子と
積分コンデンサ２２とは切離される。リセットモードの
間、スイッチ３０を制御するＲ信号は高レベルにあり、
スイッチ３０を介して演算増幅器２０の出力端子が反転
入力端子に接続される。またスイッチ２６を制御するＭ
信号が高レベルになり、スイッチ３２を制御するＡＺ／
Ｉ信号は低レベルを続けるので、リセットモードの間第
１図の積分器は第２図のように表される。演算増幅器２
０は高利得のものであり、代表的には１０００００ある
いはそれ以上の利得を有する。演算増幅器２０の反転入
力端子にその出力が帰還されると、演算増幅器２０が高
利得であるため、演算増幅器２０の出力電圧が入力オフ
セット電圧（第２図に示すＶ）に等しくなるようにされ
る。抵抗２８は積分コンデンサ２２からの放電々流を制
限する機能を有し、この抵抗２８の値は積分コンデンサ
２２と抵抗２８とによつて決められるＲＣ時定数がリセ
ットモードの時間に比較して極めて短くなるように定め
られる。演算増幅器２０は低出力インピーダンスである
ため、前の積分モードのときに積分コンデンサ２２に蓄
積されたいかなる電荷も直ちに放電される。そして積分
コンデンサ２２は演算増幅器２０の入力オフセット電圧
Ｖに等しい電圧まて充電される。オートゼロモードはリ
セットモードのすぐ後に続く。

オートセロモードでは、ＩＮＴ信号は低レベルを続ける
のでスイッチ２４は開いたままであり、Ｒ信号は低レベ
ルとなつて、スイッチ３０を開き、ＡＺ／Ｉ信号が高レ
ベルとなつてスイッチ３２を閉じる。奴信号は高レベル
を続けるのでスイッチ２６は閉じたままである。このと
きの積分器の構成を第３図に示す。第３図にＩｘとして
示す入力電流は、以下に述べる理由によりバッファ増幅
器１０から抵抗１８を介して演算増幅器２０の反転入力
端子側の接続点５０に流れ、あるいは逆に接続点５０か
らバッファ増幅器１０の方へ流れる。

オートゼロモードの間バッファ増幅器１０への入力は切
り離される。入力がないと、演算増幅器１２の出力電圧
は抵抗１４を介した負帰還により演算増幅器１２の入力
オフセット電圧に等しくなる。演算増幅器２０の入力電
圧は、上述のようにリセットモードにおいてその入力オ
フセット電圧に等しくされている。一般に演算増幅器１
２と２０のオフセット電圧は等しくないので、これらの
オフセット電圧の差により抵抗１８を介して演算増幅器
２０の反転入力端子側の接続点５０に演算増幅器１２の
出力端子から電流が流れ、または逆に流れる。更に、演
算増幅器２０の入力バイアス電流が接続点５０から演算
痢幅器２０へ流れる。従つて入力電流１Ｘを第３図に示
す矢印の方向にとると、接続点５０に流れ込む誤差電流
は入力電流１ｘと入力バイアス電流との差となる。もじ
この誤差電流が補償されないと、この電流が積分され、
積分器の出力にはドリフトが含まれることになる。第４
図は第３図と等価な簡略化した回路を示しており、オー
トゼロ回路３４が上述の誤差電流をどのようにして補償
するかを説明するための図である。

スイッチ３２が閉じると、演算増幅器２０、の出力は、
演算増幅器３６と抵抗４２とを介してその反転入力端子
に帰還される。オートゼロ回路３４の利得は帰還抵抗３
８及び抵抗４０によつて決定され、代表的には１０の程
度である。しかし、演算増幅器２０は開ループで動作し
、その利ノ得は非常に大きい。この演算増幅器２０の利
得が大きいため、演算増幅器２０の周りの負帰還により
入力電圧が以下に述べるように演算増幅器２０のオフセ
ット電圧に等しい電圧に安定化される。この状態のとき
、演算増幅器３６により抵抗４２７を介して接続点５０
から流れる補償電流１０は演算増幅器１２から抵抗１８
を介して送られる電流Ｉｘから演算増幅器２０の入力バ
イアス電流を差引いた値に等しくなければならない。従
つてこの電流１。は演算増幅器２０への入力側の接読点
５）０に流れ込む誤差電流を補償する。この補は電流を
、積分器が積分モードになつたとぎ維持するのに必要な
演算増幅器３６への入力は、オー１・ゼロモードの間に
電荷が蓄積されたコンデンサ４６から供給される。再び
第３図を参照すると、抵抗４８はコンデンサ４６と直列
に接続されてオートゼロ回路３４の応答を弱めかつ雑音
帯域幅を狭くする。

オートゼロ回路３４の過渡応答特性は主として抵抗４２
と並列接続され、直列に接続された抵抗４３とコンテン
サ４４とによつて定められる。ＲＣ回路４４と４３の時
定数をＲＣ回路２２と２８の時定数に等しくなるように
選ふことによつて、ＲＣ回路４４と４３によつて導入さ
れる極性は２２，２８のＲＣ回路によつて打ち消される
。上述したようにオートゼロモードの間、演算増幅器２
０への入力はオートゼロ回路３４によつて与えられる負
帰還により演算増幅器２０の入力オフセット電圧に等し
くなつている。

これは容易に証明てきる。もし増幅器２０および３６か
らの出力を第４図に示すようにそれぞれＶＡ，■８とす
ると、これらの増幅器の出力電圧は以下のように表され
る。ここにａは演算増幅器２０の開ループ利得、１は抵
抗４２を流れる補償電流、Ｒは抵抗４２の抵抗値、ＶＯ
Ａ及びＶ。

Ｏはそれぞれ演算増幅器２０及ひ３６の入力オフセット
電圧、１０は抵抗３８と４０によつて決められる演算増
幅器３６の利得である。（１），（２）式を組み合わせ
、整理すると以下の結果を得る。この（３）式から増幅
器３６の出力電圧ＶＢを求め．ると、演算増幅器２０の
利得ａは１よりはるかに大き．いのて（４）式は以下の
近似式に簡略化できる。

従つて演算増幅器３６の出力電圧から、抵抗４２による
電圧降下を差し引けは、演算増幅器２０のオフセット電
圧に等しい値になる。すなわち、・演算増幅器２０への
入力電圧はそのオフセット電圧に等しい値に安定化され
る。オートゼロモードが終ると、次に積分器は積分モー
ドに移る。

積分モードに移るとき、スイッチ２４，２６，３０，３
２に適当なタイミングで信号を加えることは、これらの
スイッチを介してスイッチングの過渡動作のときに生ず
る容量結合による誤差が回路に生じるのを防ぐのに重要
である。これらの信号のタイミングについて第５図を参
照して説明する。オートゼロモードの間、スイッチ２６
，３２は閉じられており、スイッチ２４，３０は開かれ
ている。オートゼロモードから積分モードへの移行を始
めるためにＡＺ／Ｉ信号ノは低レベルとなり、スイッチ
３２を開いてオートゼロ回路３４を演算増幅器２０の出
力端子から切り離す。これは時刻ｔ１て行われる。次に
スイッチ３２が開かれた後約５μｓたつて、ＩＮＴ信号
が高レベルになりスイッチ２４が閉じられる。これは・
時刻しで行われる。このときスイッチ２６及び抵抗２８
を介して、スイッチ２４から接地への低インピーダンス
路が形成される。従つて、スイッチ２４を閉じることに
より生じるいかなる電流スパイクもスイッチ２６を介し
て地面に流される。そ”のため積分コンデンサ２２の電
圧はスイッチ２４が閉じられるときに乱されることはな
い。次に時亥１１ｔ．３でＭ信号が低レベルになると、
スイッチ２６は開かれ、積分器を積分モードにする。

スイッチ２６が開かれる際に生じる電流スパイクはスイ
ッチ２４を介して演算増幅器２０の低インピーダンス出
力側に流れるので、積分コンデンサ２２の電圧に影響を
与えない。前述した順序でスイッチ２４，２６，３０，
３２が切り換えられて、積分器はいま入力信号を積分す
る準備がてきているものとする。

上述したように積分コンデンサ２２はスイッチの切り換
えによつて影響を受けないから、積分コンデンサ２２の
電圧は演算増幅器２０の入力オフセット電圧に等しくな
つている。従つて、５積分モードの間、積分器にはその
出力端子にオフセット電圧が表れない。次のリセットモ
ードで上述したように積分コンデンサ２２はリセットさ
れ、演算増幅器２０の入力オフセット電圧がそれに再蓄
積される。

積分器により１つの積分を行うごとに完全なオートゼロ
サイクルを実行する必要はない。第１図に示しかつ上述
したような回路を用いると、オートゼ狛サイクルは１秒
当り１０〜１０００回行うだけてよい。また各積分動作
の間に完全なオートゼロサイクルを実行しないで、いく
つかの積分動作を続けたい場合がある。すなわち、第２
図に示されるようなリセツｌ・モードから積分モードに
移る場合である。その場合にはＲ信号が高レベルから低
レベルに変化すると、スイッチ３０が開く際に演算増幅
器２０の反転入力端子にわずかな電荷を誘起する。これ
により積分コンデンサ２２に小電圧エラーが生じる。こ
れを補償するため、第１図に示すように抵抗６０，６２
とコンデンサ６４が演算増幅器２０の反転入力端子に接
続される。Ｒ信号が、代表的には１ＭΩの大きさの抵抗
６２を介して代表的には数ＰＦの容量のコンデンサ６４
の第１の極板に供給される。このコンデンサ６４の第２
の極板は演算増幅器２０の反転入力端子に接続されてい
る。第１図にｉとして示すＲ信号の反転信号力何変抵抗
６０を介してコンデンサ６４の第１の極板に供給される
。可変抵抗６０の抵抗値は規格上抵抗６２の抵抗値に等
しいが、抵抗６０の抵抗値をトリミング几てＲ信号が低
レベルに変つてもコンデンサ６４の第１の極板の電圧が
変らないようにしておく。スイッチ３０が開かれると、
演算増幅器２０の反転入力端子側に誘起される電荷の反
対符号の電荷がコンデンサ６４の第１の極板に誘起され
るので、演算増幅器２０の反転入力端子の電圧はスイッ
チ３０が開かれることによる影響をほとんど受けなくな
る。第１図に示される各素子の値の代表例を以下に示す
。

本発明によるオートゼ狛機能を有する積分器は従来から
知られている回路よりもすぐれた多くの利点を有する。

本発明は前述した実施例に限定されず種々の応用変形が
考えられることはもちろんである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はリセ
ットモードにおける第１図の回路の動作を示す図、第３
図はオートゼロモードにおける第１図の回路の動作を示
す図、第４図はオートゼロモードにおける第３図と等価
な簡略化した回路図、第５図は第１図ないし第３図に示
されるスイッチの切換信号のタイミングを示す波形図で
ある。 １０・・・・・・バッファ増幅器、２０・ ・・演算増
幅器、２２・・・・・積分コンデンサ、２４，２６，３
０，３２・・・・・スイッチ、２８・・・・・・抵抗、
３４・・・オートゼロ回路。

Claims (1)

1. 【特許請求の範囲】 １ 下記の構成要件からなる、オートゼロ積分器：非反
   転入力端子が接地された、高利得の第１の演算増幅器２
   ０；積分コンデンサ２２： 前記積分器が積分モードにあるとき、前記積分コンデン
   サ２２を前記第１の演算増幅器２０の出力端子と反転入
   力端子との間に接続する手段；前記積分器がリセツトモ
   ードにあるとき、前記積分コンデンサ２２を前記第１の
   演算増幅器２０の反転入力端子に加わる入力オフセット
   電圧に等しい電圧まで充電するため、前記積分コンデン
   サ２２を前記第１の演算増幅器２０の反転入力端子と接
   地との間に接続する手段；前記積分器がリセットモード
   にあるとき、前記第１の演算増幅器２０の出力電圧が入
   力オフセツト電圧に等しくなるようにするため、前記第
   １の演算増幅器２０の出力端子と反転入力端子とを接続
   する手段；前記第１の演算増幅器２０の反転入力端子に
   、抵抗１８を介して入力信号を供給するバッファ増幅器
   １０；前記積分器がオートゼロモードにあるとき、前記
   第１の演算増幅器２０のオフセット電圧と前記バッファ
   増幅器１０のオフセット電圧との差により前記抵抗１８
   を介して前記第１の演算増幅器２０の反転入力端子に流
   れこむ電流と、前記第１の演算増幅器２０の入力バイア
   ス電流とによる誤差電流を補償するための補償電流を、
   前記第１の演算増幅器２０の反転入力端子に供給し、そ
   の後積分器が積分モードになつたときもこの補償電流を
   維持するオートゼロ回路３４。 ２ 前記オートゼロ回路３４は下記の構成からなる、特
   許請求の範囲第１項記載のオートゼロ積分器：第２の演
   算増幅器３６； 前記第２の演算増幅器３６の出力を前記第１の演算増幅
   器２０の反転入力端子に供給する第１手段；前記積分器
   がオートゼロモードにあるとき、前記誤差電流を補償す
   る補償電流を前記第２の演算増幅器３６の出力端子から
   前記１の演算増幅器２０の反転入力端子に供与するため
   、前記第２の演算増幅器３６の１つの入力端子に入力を
   供給する第２手段；前記積分器がオートゼロモードにあ
   るとき、前記入力を蓄積し、その後積分器が積分モード
   になつたとき、この蓄積された入力を前記第２の演算増
   幅器３６の前記１つの入力端子に供給する第３手段。 ３ 前記第１手段は、前記第２手段の演算増幅器３６の
   出力端子と前記第１の演算増幅器２０の反転入力端子と
   を接続する抵抗４２を含む、特許請求の範囲第２項記載
   のオートゼロ積分器。 ４ 前記第２手段は、前記積分器がオートゼロモードに
   あるとき、前記第１の演算増幅器２０の出力端子と前記
   第２の演算増幅器３６の前記１つの入力端子とを接続す
   るスイッチを含む、特許請求の範囲第２項記載のオート
   ゼロ積分器。 ５ 前記第３手段は、前記第２の演算増幅器３６の前記
   １つの入力端子と接地との間に接続されたコンデンサ４
   ６を含む、特許請求の範囲第２項記載のオートゼロ積分
   器。