JPS6057731A - 双方向同時通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、自局と相手局との間で行なわれる双方向同時
通信方式に関するものである。

〔発明の背景〕

近年、近距離間の情報伝達手段としてマイク四姑かヂ１
１珀１ト；Ｉけ才力１閲益火引　７丁々；ｉ　？　ＩＩ
の電送やテレビ会議へ適用することが考えられているが
、後者のテレビ会議に適用する場合には、双方向通信で
あることに加えて同時通信であることが要求される。

第１図に従来の一般的な双方向同時通信方式の回路構成
をプル２ク図で示す。同図（ａ）は、２つのアンテナを
用いる方式であり、低周波の信号を入力しＦＭ変調波と
して出力するＦＭ変調回路１と該ＦＭ変調波出力を高周
波に周波数変換するアップコンバータ２から成る送信部
３と、また高周波のＦＭ変調波を入力し低周波に周波数
変換するダウンコンバータ４と低周波のＦＭ信号を復調
する復調回路５から成る受信部６のそれぞれに送信用ア
ンテナ７と受信用アンテナ８を具備したものから成って
いる。

同図（ｂ）は、１つのアンテナで送信、と受信を行なう
方式であり、アップコンバータ２の出力はサーキュレー
タ９を通しアンテナ１０から送信され、またアンテナ１
０で受信された高周波はサーキュレータ９を通してダウ
ンコンバータ４に入力され、同時に送受信を実行しても
送信信号と受信信号は前記サーキュレータ９によって分
離される。

しかし、このような従来の通信方式では、アンテナが２
個必要であったり、サーキュレータ９の入出力各ポート
間のアイソレーションが２ＱｄＢ程度で不充分なもので
あるため送受信信号の十分な分離が得られなかったり、
このような理由から送信周波数と受信周波数を異なる周
波数に選ぶと周波数の利用率が悪くなるというような欠
点があった。

〔発明の目的〕

本発明は、上述のような従来技術の欠点を除去するため
になされたものであり、従って本発明の目的は、アンテ
ナを２個必要とせず、送信周波数と受信周波数を異なる
周波数に選ぶ必要もなく、しかも送受信々号間の分離も
充分である如き双方向同時通信方式を提供することにあ
る。

〔発明の概要〕

上記の目的を達成するために本発明では、自局ならびに
相手局とも送信動作と受信動作を交互に時分割で行ない
、かつ送信は送信４号を時間軸圧縮して行ない受信側で
時間軸伸長して取り出す方式を用いた。信号の時分割に
よる送受信で問題になるのは、通信を行な５両局におい
て互いの信号が相手局に到達するのに要する時間すなわ
ち遅延時間の問題であり、適当な送受信のタイミングを
選択しなげればならない。本発明は、送受両局間の距離
に無関係に効率良（送受信を行なうために、信号が相手
局に到達するのに要する遅延時間を予め測定し、遅延時
間に関係して適切な送受信周期を決定する点に特徴があ
る。

〔発明の実施例〕

第２図は本発明による送受信時分割動作の動作原理説明
図である。同図に見られるように、自局、相手局とも、
送信期間がｔ３、受信期間がｔ、の周期で送受信が交互
に行なわれているとすると、自局が送信を開始してから
相手局がその信号を受信し次に相手局が送信を開始しそ
の信号を自局が受信開始するまでの時間は、信号が相手
局に達するのに要する遅延時間をτとすると ２τ＋ｔｒ　・・・・・・（１） で表わされる。したがって、信号の送受信が適切に行な
われるには、次の関係式が成り立つ必要がある。

Ｎ（ｔ、＋　ｔｒ）＋ｔ、＝２７＋ｔｒただし　Ｎ：正
の整数 ここで、送信期間ｔＳと受信期間ｔｒが等しくｔｓ−ｔ
ｒ＝ｔｒｓとすると、 τ が得られる。すなわち、遅延時間τと送受信周期ｔｒｓ
との比が正の整数で表わされるとき信号の送受信が適切
に行なわれる（第２図の例では、Ｎ＝３である）。

本発明は、この関係式に着目し、前記（３）式をτ ｔｒｓ−一　・−・・・・（４） と変形し・、これを用いる。すなわち遅延時間τを予め
測定し、これを適当な整数Ｎで割り、送受信周期ｔｒｓ
を得、求めた周期ｔｒｓを送受信の切換タイミング用と
して用いることにより、送受両局間の距離に無関係に時
分割通信を可能としている。

第３図は、本発明の一実施例を示すブロック図である。

第３図において、第２図と同じ番号を付したものは同じ
機能ブロックを示す。

同図において、１１は遅延時間測定回路、１２は送受信
制御回路、１３は時間軸圧縮回路、１４は時間軸伸長回
路、１５はり四ツク発生回路である。送受両局間を信号
が伝ばんするのに要する遅延時間の測定は、遅延時間測
定回路１１で行なわれる。

すなわち同回路１１から測定パルス信号を送信部３、ア
ンテナ１０を介して相手局へ送出し、このとき相手局は
受信状態にあり測定パルス信号を受信すると直ちに遅滞
なく応答パルス信号が相手局から送り返され、アンテナ
１０、受信部６を介して遅延時間測定回路１１へ入力さ
れ、測定パルス信号発信から応答パルス受信までの時間
を測定することによって遅延時間τを得る。

送受信制御回路１２は、遅延時間τを適当な整数Ｎで割
って得たｔｒｓの周期でパルスを発生し、時間軸圧縮回
路１３ＪＰ時間軸伸長回路１４やアクプコンバータ２や
ダウンコンバータ４の切換を制御する。また、時分割で
信号のやり取りが行なわれる都合上、信号の流れが中断
し不連続となるのでこれを回避するために信号を時間軸
圧縮回路１６によって時間軸圧縮して送信し、受信側で
は時間軸伸長回路１４によって時間軸伸長を行ない元の
信号を取出している。

このことを第４図を参照して具体的に説明する。

第４図（イ）は送信々号を示し、その期間長が３Ｔ。

にわたっているものとする。この連続信号を、期間Ｔｏ
毎の三つの信号に分割して時分割通信を行なうものとす
ると、本来連続している筈の送信々号が、期間Ｔ０毎に
中断されて送られるので、受信側でそのまま受信すると
、受信内容が不自然なものとなる。

そこで送信側は、第４図（ロ）に示すように、期できた
信号を、今度は２倍に時間軸伸長を施し、期間Ｔ。の元
の信号として取り出す。

このようにして、送信から受信までの期間には、時間軸
圧縮により、同じ＜釦の期間にわたる空き時間Ｓを生じ
るので、この空き時間を利用して時分割通信を行なう。

このように本発明では、送信々号に対する時間軸圧縮、
また受信４号に対する時間軸伸長を行なうことにより、
送信すべき連続信号を中断させたりすることなしに、時
分割通信の実行を可能にしているものである。

第５図は、第３図における遅延時間測定回路１１と送受
信制御回路１２の具体例を示す回路図である。同図にお
いて、第６図におけるのと同じ番号を付したものは同じ
機能クロックを示す。

第５図において、１６は単安定マルチバイフＬ／−タ、
１７は図示せざる送信部の入力、１８はアップカウンタ
回路、１９はスタート端子、２０は図示せざる受信部の
出力、２１はストップ端子、ＵＣはアップカウンタ制御
回路、２２はシフト制御回路、２３はシフトレジスタ、
２４はシフト端子、２５はシフトレジスタ２３の出力、
２６はダ、ランカウンタ回路、２７はレジスタ、２８は
カウント終了信号出力、２９はラッチ端子、５０はスタ
ート端子、３１は７リツプ・フ四ツブ回路、３３゜３４
はクロック入力端子、ＤＣはダウンカウンタ制御回路、
５２．３５は制御端子、３６．３７はリセット端子、３
日は緩衝素子、である。

次に回路動作を説明する。先ず遅延時間τの測定回路１
１の動作から説明する。

単安定マルチバイブレータ１６の制御端子３５とアップ
カウンタ制御回路ＵＣのリセット端子３６に、測定開始
信号としてのトリガー信号が印加されると、単安定マル
チバイブレータ１６から単安定パルスが出力され、該パ
ルスは送信部入力１７となって相手局へ送信されるが、
それと同時に、アップカウンタ制御回路ＵＣはリセット
端子３６からのトリガー信号入力によりクリヤ（リセッ
ト）されてスタートシ、りｉツク発生回路１５より供給
されたクロック信号を端子６３に入力されることによっ
てシフトレジスタ２３をカウントアツプしてゆく。

次に相手局が送信部入力１７を受信し、折り返して信号
を送信してくると、この返送信号は受信部出力２０とし
て受信され、ストップ端子２１に加わるのでアップカウ
ンタ制御回路ＵＣはカウント動作を停止する。このとき
シフトレジスタ２３に示されたビット配列（つまりクロ
ック信号のカウントアツプ値）が送受両局間を信号が往
復するのに要する時間←遅延時間２τ）を表わし、次に
これを適当な整数Ｎで除することにより送受信周期ｔｒ
ｓがめられる。

このときＮ−２”（ｎ＝　０　、１　、２・・・・・・
）とおけば、この整数Ｎによる割算はシフトレジスタ２
３のビットシフト動作により置き換えられる。シフトレ
ジスタ２３のビット長はクロック発生回路１５からのク
ロック信号の周期と、遅延時間のとり５る最大値によっ
て決まり、クロック発生回路１５の発振周波数を１０Ｍ
ＩＬｚとすれば、り四ツク信号の周期は０．１μｓとな
り、これが遅延時間τの最小計測可能な単位時間となる
。

また、遅延時間のとりうる最大値は、最大通信距離を５
０ｋｍとするとその往復で３３３．４μｓである。した
がってシフトレジスタ２６のビット長は６６６４ビット
以上カウント可能なビット長であればよく、２”　＝　
４０９６であるから、ビット長としては１２ビツトあれ
ば十分である。

シフトレジスタ２′５は、受信部出力２０によって起動
されるシフト制御回路２２によってシフトかくして、シ
フトレジスタ２３には、送受信周期ｔｒｓを表わすデー
タが記憶されることになる。

次に送受信制御回路１２の動作を説明する。送受信制御
回路１２は、すでに説明したように、得られた送受信周
期ｔｒｓに従って送受信のタイミング制御パルスを発生
する回路である。

送受信周期ｂｓによる送受信動作を開始する開始信号と
してのトリガパルスが７リツプ・フロップ３１のリセッ
ト端子６７に印加されると、フリップ・フロップ３１は
リセットされ、また前記パルスが緩衝素子３８を通して
ダウンカウンタ２６内のラッチ端子２９に印加されると
、シフトレジスタ２３の送受信周期ｔｒｓを示すデータ
がレジスタ２７にラッチされ、またダウンカウンタ制御
回路ＤＣのスタート端子３０がオンとなり、ダウンカウ
ンタ２６はカウントダウンを始め、レジスタ２７が０と
なるとダウンカウンタ制御回路ＤＣからカウント終了信
号２８が出力され、端子５２を介してフリップ・フロッ
プ５１に入力するので、その出力が反転する。従って送
受信部へ送受信のタイミング制御パルスが送出される。

また制御回路ＤＣからのカウント終了信号２８は、該制
御回路ＤＣのスタート端子３０へも、またレジスタ２７
のランチ端子２９へも、それぞれスタート信号、ラッチ
信号として印加されるので、レジスタ２７はシフトレジ
スタ２３のデータをラッチした当初の状態に戻り、再び
制御回路ＤＣの制御のもとにカウントダウン動作を始め
る。

このように、カウントダウン動作が繰り返し行なわれる
ことによって７リツプ・フロップ３１の出力側には、送
受信周期ｔｒｓに従ったパルスが発生し送受信部へ送ら
れる。なお、本実施例において示したダウンカウンタ２
６とアップカウンタ１８の回路構成としては、第５図に
示した如き構成とは異なるものを用いてもよいことは明
らかである。

次に、本発明において実施する時間軸圧縮と伸長Ｑこつ
いて説明する。

成る信号の時間軸圧縮と時間軸伸長は、当該信号のメモ
リへの書込みと読出し速度を変えることにより簡単に実
現でき、例えばメモリへの成る書込みクロック周波数に
対してｎ倍のクロック周波数で読出すことにより、元の
信号に対して１　／　ｎに時間軸圧縮した信号を得るこ
とができ、また書込みと読出しのクロック周波数を前述
と逆の関係にすれば元の信号に対してｎ倍の時間軸伸長
を行なった信号を得ることができる。

第６図はアナログメモリを２つ用いた時間軸圧縮回路（
第３図の１３に相当）の具体例を示す回路図である。こ
こで２５は第５図に示したシフトレジスタ２６の出力、
４０は第１のアナログメモリ、４１は第２のアナログメ
モリ、４２，４３，４Ｂはそれぞれアナログスイッチ、
４４．４５は各アナログメモリのクロック信号入力端子
、４６．４７はデジタルスイッチ、４９は第５図に示し
た送受信制御回路１２の出力、５０はデコーダ、５１は
ＡＮＤ素子、５２は第１のクロック信号、５３は第２の
クロック信号である。

ただし同図Ｇこおいてアナログスイッチ４２．４５とＡ
ＮＤ素子５１はアナログメモリ４０．４１０各メモリセ
ルに対して１対１に配置されるものであるが、簡単のた
め図示を省略した。

第１のアナログメモリ４０と第２のアナｐグメモリ４１
への書込みと読出しは、それぞわのクロック信号入力端
子４４．４５へ印加されるクロック信号によって行なわ
れ、本例では第１のクロック信号５２で書込まれ、第２
のクロック信号５３で読出されるものとすると、このと
き第１のり四ツク信号５２に対して第２のクロック信号
５５をｎ倍の周波数に選ぶことにより読出された信号は
書込まれた信号に比較して−に時間軸を圧縮される。

つぎに、回路動作を第７図の波形図を参照して説明する
。

なお、以下の説明においては、簡単化のため、時間軸圧
縮比を１／２に選んだ場合を例にあげるが、後述するよ
うに必ずしもこれに限るものではない。

第７図は、本発明における時間軸圧縮回路の動作を説明
するためのもので、送受信動作に対する第」のアナログ
メモリと第２のアナログメモリの各書込みと読出しの動
作を表わしたものである。

第７図は、送受信動作において凸部は送信動作、凹部は
受信動作、第１と第２のアナログメモリにおいて中心線
に対して凸部は読出し動作、凹部は書込み動作を示す。

第１のアナログメモリ４０と第２のアナログメモリ４１
の各書込みと読出しの動作は交互に行なわれ、例えばま
ず第１のアナログメモリ４０が成る送信のときに読出し
が行なわれるとすると、次の受信動作後の送信では第２
のアナログメモリ４１から読出しが行なわれる。一方の
アナログメモリへの書込みは、他方のアナログメモリが
送信のため読出しを行なっている期間とそれに続（受信
期間を合せた期間に行なわれる。いま送信期間と受信期
間が同じ場合を考えると、１／２の時間軸圧縮が必要と
なる。

第６図の具体例において、第１と第２のアナログメモリ
４０，４１の切換えは送受信制御回路からの出力４９に
よってアナログスイッチ４２，４５４８によって行なあ
れ、書込みおよび読出しのためのクロック信号は前述の
ようにデジタルスイッチ４６．４７で切換えられる。

アナログメモリ４０，４１の容量は書込まれる期間の前
述のように送信期間と受信期間を加算した期間、すなわ
ち２　ｔｒｓ分だけ必要である。ｔｒ５はτとＮによっ
て変化するが、逆に言うとアナログメモリ４０．４１の
最大容量を決め、Ｎを変えることによりｔｒｓがアナロ
グメモリ４０　ｓ　４１の最大容量を越えないようにで
きる。アナログメモリ４０，４１の最大容量は、大きく
取り過ぎるとアナログメモリの価格が高くなるため書込
みクロック信号周波数の２０００倍程度１例えば０．１
μｓ（１０ＭＨｚ）のクロック信号に対して２００μｓ
程度の容量とするのが適当でありこのときｔｒｓは１０
０μｓ以下に制御されねばならない。

アナログメモリ４０．４１は、送受信周期ｔｒｓの変化
によってとのメモリセルから読出すかという読出し位置
を変える必要があり、この読出し位置は前述のシフトレ
ジスタ２７の出力２５で表わされるビット数の２倍値と
１対１に対応し、本例ではデコーダ５０によってこの位
置を得、送受信制御回路１２の出力４９とＡＮＤ素子５
１によってＡＮＤをとることによってアナログスイッチ
４２゜４３を制御し読出し動作が行なわれる。アナログ
スイッチ４２とアナログスイッチ４３の０Ｎ１０　Ｆ　
Ｆ動作はそれぞれ逆に動作する。

上述の説明では時間軸圧縮比１／２の場合について述べ
たが、他の時間軸圧縮比を選んでも同じであることはい
うまでもないが、実現するためには次に示す理由から予
定する時間軸圧縮比より少し高い時間軸圧縮比を必要と
する。

第８図は、第７図の動作説明図をより厳密にみたもので
あり、第８図の波形の凡例は第７図のそれと同じである
。

送受信周期ｔｒｓは、受信から送信あるいは送信から受
信へ動作が変わるのに要する時間Δｔを含むため、実際
の送信時間ｔｒｓ　’はｔｒｓ’＝ｔｒｓ−２Δｔであ
る。したがって各アナログメモリの読出し時間は（時間
軸圧縮比１／２の場合）、ｔ４．′と小さくなるのにだ
いしそ書込み時間は２　ｔｒｓと変わ′：）ないため、
実際の時間軸圧縮比は予定したものよりも高くする必要
がある。

第６図を改めて参照し、その回路動作を補足説明する。

信号入力は、スイッチ４８（実線位置に切り換わってい
る）を介して第１のアナログメそす４０に加えられ、ス
イッチ４６（実線位Ｒ）を介してクロック入力端子４４
へ供給される第１のクロック信号５２に従って該メモリ
４０に書込まれる。

このとき、第２のアナログメそす４１では、その前に書
込まれた信号入力カｔ、スイッチ４７（実線位置）を介
してクロック入力端子４５へ供給される第２のり胃ツク
信号５３に従って該メモリ４１からスイッチ４６を介し
て読出され、時間軸圧縮された信号が信号出力となる。

次に送受信制御回路１２の出力４９により、スイッチ４
６．４７，４Ｂが実線位置から破線位置に切り換わった
状態にあるものとする。このときは、信号入力はスイッ
チ４８（破線位置）を介して第２のアナログメモリ４１
へ加えられ、スイッチ４７（破線位置）を介してクロッ
ク入力端子４５へ供給される第１のクロック信号５２に
従って書込まれる。他方、第１のアナログメモリ４０で
は、その前に書込まれた信号入力が、スイッチ４６（破
線位置）を介してクロック入力端子４４へ供給される第
２のクロック信号５３に従って該メモリ４０からスイッ
チ４２を介して読出され、時間軸圧縮された信号が信号
出力となる。

なお、信号入力に対して時間軸伸長をほどこして信号出
力とする場合には、第６図の回路において、第１のクロ
ック信号５２と第２のクロック信号５６の各周波数を互
いに入れ替えさえすればよいことは容易に理解されるで
あろう。

以上の時間軸圧縮回路の具体例はメモリとしてアナログ
メ毫りを用いた場合を説明したが、これに限るものでな
くデジタルメモリを用いても同様な機能が得られること
は明らかである。

〔発明の効果〕

本発明によれば、信号が自局から相手局に到達するのに
要する遅延時間τを予め計測し、該遅延時間τから適切
な送受信周期ｔｒｓを決定することにより、自局と相手
局間の距離に無関係に効率良く時分割の送受信が行なえ
、また送信側では信号を時間軸圧縮して送出し受信側で
時間軸伸長することにより、時分割でも信号の欠落がな
い双方向同時通信を実現できるという利点がある。

【図面の簡単な説明】

第１図は従来の一般的な双方向同時通信方式の回路構成
を示すブロック図、第２図は本発明による送受信時分割
動作の動作原理説明図、第６図は本発明の一実施例を示
すブロック図、第４図は本発明において用いる時間軸圧
縮、伸長の原理説明図、第５回は第３図における遅延時
間測定回路と送受信制御回路の具体例を示す回路図、第
６図は第６図における時間軸圧縮回路の具体例を示す回
路図、第７図、第８図はそれぞれ第６図の回路における
各部の動作波形図、である。 符号説明 １１・・・・・・遅延時間測定回路、１２・・・・・・
送受信制御回路、１３・・・・・・時間軸圧縮回路、１
４・−・・・・時間軸伸長回路、１５・・・・・・クロ
ック発生回路、１６・・・・−・単安定マルチバイブレ
ータ、１８・・−・−・アップカウンタ回路、２２・・
・・・・シフト制御回路、２３・・・・・・シフトレジ
スタ、２６・・・・・・ダウンカウンタ、２７レジスタ
、３１・・・・・・フリップ・フロップ回路、４０．４
１・・・・・・アナログメモリ、４２．４５．４８・・
・・・・アナログスイッチ、　４６，４７・・・・・・
デジタルスイッチ１５０・・・・・・デコーダ、５１・
・・・・・ＡＮＤ素子、 伏臥弁理士並木昭夫 第１図 第２図 第３０ 第４図

Claims (1)

【特許請求の範囲】
1. １）送信すべき信号に対してＮ分の１（但しＮは整数）
   の時間軸圧縮を施して送信する送信回路と、受信４号に
   対してＮ倍の時間軸伸長を施して取り出す受信回路を自
   局と相手局にそれぞれ備え、自局と相手局の間を信号が
   伝ばんするに要する時間をτとするとき、τ／Ｎなる時
   間周期で自局と相手局の間で前記送信回路および受信回
   路を用いて時分割的に送受信を行なうようにしたことを
   特徴とする双方向同時通信方式。