JPS605976B2 - 制御ストアを組織する方法と装置 - Google Patents

Description

【発明の詳細な説明】 この発明はデジタル電子計算機、特に種々の動作がマイ
クロ命令（またはマイクロプログラム）のシーケンスの
制御下に行なわれるマイクロプログラム計算機に対する
制御方式の構造に関するものである。

マイクロ命令は次々に一定の順序に行なわれ、プログラ
ムを構成される命令が行なわれるとき、いわゆる基本ま
たは原命令がマイクロ命令またはマイクロルーチンのシ
ーケンスを呼出す。データ処理方式では命令、この場合
はマイクロプログラムを形成するマイクロ命令の制御下
にデータを受け、操作し、処理し、再構成する少なくと
も一つのプロセッサを有している。従来は制御方式は一
定の地形的模様で配置された能動と受動構成部村で作ら
れた論理回路網で形成された。

従って論理制御回路網は変更することが困難であり、変
更は回路網を物理的に変更しなくてはならなかった。制
御記憶装置によってプロセッサを制御する操作を行なう
ことができる情報を得るには一つだけの議出し操作を行
ない、論理回路網を内容を変えることができる記憶ユニ
ットに取換えることができる。マイクロプログラムの考
えはデータ処理方式を制御する作用を基本的制御信号の
シーケンスの形を探ることを可能にし、固定または動的
データを処理する作用を行なう。

これらの制御信号は“語”に分割され、制御記憶装置内
に置かれ、監視作用と信号状態内のシーケンス的変化と
の間の情報の流れを制御する状態を表わす。デー・タ処
理方式を組織するこの方法は次の欠点を有している。

計算機内で初めから用意がなされるマイクロ命令の数は
限られており、基本命令に固く結合されている。マイク
ロ命令の変更、または更新は制御ストアの変更を必要と
し、そのストアは一般に読出し専用ストアで形成されて
いる。しかし初めに用意されているよりも更に能率のよ
いマイクロ命令遂行を可能にするために操作を行なうこ
とが必要である。各方式内で必要な選択作用のために異
なったマイクロプログラム形状が存在することが必要で
あり、同じ方式内でマイクロプログラムの組織、すなわ
ち各マイクロプログラムの位置は時間の経過とともに作
用の関数として変化しなくてはならない。

現在では三つの解決方法が用いられている。

第１は各形状に特定のマイクロプログラムのグループを
作ることにある。次いでマイクロプログラム全対を各形
状に対して再生する必要がある。マイクロ命令のブロッ
クの作用の特質は変化しないので、変化されるのはそれ
らの位置であり、これは接続を行なうためにマイクロ命
令のアドレス指定及び論取りにかなりな問題を生じる。
第２の解決方法はマイクロ命令の各ブロックを作り、制
御ストア内の一定の位置を占めるようにすることである
。

この場合、使用されない選択項目‘こ対する位置は占拠
されないで残され、これは場所に無駄を生じる。この解
決方法では全マイクロプログラムに対し全般的配置を設
ける必要があり、これは融通性が無くなる。更にアドレ
スを接続する範囲は充分大きく、制御ストア全体に及ぶ
べきであり、これはマイクロプログラムの有効内容が減
少するため更に場所を無駄にする。この欠点に打勝つた
め使用される制御ストアは容易に変化できる読取り／書
込みメモリであり「議取り専用メモリに関連さるべきで
ある。

この解決方法は効果的であるが、厄介であり、高能力計
算機に対してのみ使用が可能である。マイクロプログラ
ム化計算機ではマイクロ命令は不変化要素の一つを構成
し、プログラム内の一命令を遂行するにはメモリ内に記
憶されているマイクロ命令のーシーケンスを動作させる
必要があり、これらのマイクロ命令がプロセッサ内の制
御作用を行なう。

例えばＦＯＲＴＲＡＮまたはＣＯＢＯＬのような高級語
でプログラマが書くマイクロ命令は、いくつかのいわゆ
る基本命令を一定の順序に遂行することを可能にする。
この発明の目的は前述の欠点を無くするか「 または低
減して制御記憶装置を合理的に使用し、その形状を容易
に他の形状に変え得るようにすることである。

この発明によると主ストア、制御ストア及び演算段階を
含むデータ処理方式内のプロセッサに対する制御方式は
主ストアの一地域がマイクロプログラムを保持するよう
に保留されていることを特徴とする。この発明の目的は
またマイクロプログラムを含む二つのストア地域は到達
を許すアドレス指定方法を目的とする。この発明の更に
他の目的は主ストアに読込まれるマイクロプログラムを
保護できるようにすることである。この発明の他の特徴
は制御方式はマイクロプログラムのアドレスはセグメン
ト化されたアドレスであることである。初めは主ストア
を特別化された地域に分割することが、特に演算方式の
ソフトウェアを使用者のプログラムから分離するのに用
いられた。

ストアのこれら二つの部分は読込みに関する限り原則と
して使用者のプログラムによって越えることができない
境界で制限され、演算方式に関する情報のみを読出すこ
とができる。

このためにストアのこの区域に何かを読込もうとする試
みは“ＡＢＯＲＴ”信号を出す結果となった。現在の方
式ではリング保護装置（他の出願に説明されている）を
有し、ストアの特別の区域に演算方式を制限する正当な
理由はなく、各プロセスに関する情報の細は保護手段に
よって互いに分離され、或るメモリセグメントに達する
ことは厳格に制御されている。逆にマイクロプログラム
を含む区域は便用者のプログラムによってアクセスする
ことは不可能でなくてはならない。この発明の他の特徴
としてストアは二つの部分に分離され、各部分は比較器
とハードウェアレジスタで分離され、レジスタは制限分
離値を有し、これによってマイクロプログラム地域は一
定のアドレス値に対してのみその中に謙込むことができ
る。

この発明を用いる或る方式ではプロセッサのすべての作
用はマイクロプログラムを通じて行なわれる。

これらのマイクロプログラムは各プロセス段階で制御ス
トアから謙出されプロセッサの論理回路を制御するよう
にされ、制御用“語”のシーケンスである。語は例えば
四つのオクテット（３２ビット十５パリティビット）で
作られプロセッサ内の異なった地点、例えば、アドレス
制御ユニットＡＣｕ、動作ユニットＳＰｕ、算術論理ユ
ニットＡＬｕ謙出しストア制御ユニットＲＣ叫なで五つ
の同時の動作を制御してもよい。実際には主ストアはそ
れぞれ２５郎オクテツト容量の四つのユニットで形成さ
れ、謙出専用制御ストアは最大容量１２紬で、主ストア
内のファームウェアに対し同じ大きさの地域が予備に残
されている。最も重要なマイクロ命令は一つまたは多く
の議出し専用ストアに含まれている。

逆に比較的稀に使用され、アクセス時間が全体のプロセ
スに対する時間に対して比較的に重要で無い場合はマイ
クロ命令は中央ストアに置かれるのがよく、中央ストア
は遅いかも知れないが各マイクロ命令に対し謙出し専用
ストアにある場合よりも価格を安くすることができる。
例えば管理目的に使用されるデータ処理方式では科学的
適用オプションに関するマイクロ命令は主ストアに供給
されてもよい。特殊なプロセスファームウェア（ＦＩＲ
ＭＷＡＲＥ）についても同じである。マイクロプログラ
ムは主ストアにある場合は読出し専用ストアにある場合
よりも約３倍遅い。一般にこの発明の目的はファームウ
ェアの配置を極めて融通的にし、効果的にすることであ
る。

この発明の他の特徴及び利点は添附図面についての次の
説明から明らかにされる。この発明の目的の一つはマイ
クロプログラムを含むストア内に間隙を有せず、各モジ
ュールが会う点でマイクロプログラムの内容に変化を与
えることなく種々の形を作ることであり、これはマイク
ロプログラムの“翻訳性”と呼ばれる。

マイクロプログラム、データ処理方式では各構成部材は
いわゆる基本命令の組と反応することができ、基本命令
は時々機械語と呼ばれる。

この命令の組はこれに相応するその方式特有のマイクロ
命令を有し、機械の各段階の操作を制御する。これらの
マイクロ命令は特定の方式に対して書かれ、ネーティブ
モード（ＮＡＴＩＶＥＭＯＤＥ）マイクロ命令と呼ばれ
る。いくつかのマイクロ命令の組を基本作用全対に基ず
し、て書かれてもよいことは明らかである。この基本作
用の全対性を“内部ドクター（ＤＯＣＴＯＲ）”と呼ん
でもよい。事実これはソフトウエアとファームウエアの
間のインターフェースを形成する。前述したようにネー
ティブモードマイクロ命令は特別の群を形成し、内部ド
クターによって指定されたものに応答し、制御ストアに
記憶され、その地形的形状に関係しない。第１図の表（
テーブル）ＳＴＩはこの制御ストアの構造を示し、マイ
クロ命令の語を家族群に分けて形成されたブロックまた
はセグメントＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆで構成される。各
セグメントはセグメントのオリジナルまたはベースと呼
ばれる番号が割当てられている。セグメントの大きさは
情報の第２の事項であり、アドレス指定をマイクロ命令
自体で制御することを許すが、マイクロ命令のアドレス
はベースで全く適当に決められ、セグメント内にオフセ
ットされているのでこの解決方法は採用されていない。
制御ストアより以外のストア内にある表ＳＴＩは全セグ
メントＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆのベースを含む。この表
は方式がその初期状態にされたとき負荷される。この方
式は初期状態にされた後に内部ドクタによって指定され
たソフトウェアとともに動作し、セグメントＡ，Ｂ，Ｃ
，Ｄ，Ｂ，Ｆに含まれた作用を行なう。しかしデータ処
理方式は、かなり特定の作業を行なう顧客によって使用
されるのが一般傾向であり、顧客が使用しない作業を行
なうことができる機械を顧客に渡すことは不経済である
ことが明らかである。しかし時とともに条件も変化する
。更に機械を購入する顧客は既に他の方式のデータ処理
を使用しているかも知れない。従って適当なソフトウェ
アを選ばなくてはならない。しかし一つのソフトウェア
から他のソフトウェアへの変換はかなりな仕事を必要と
し、何年間もかかって成し得られるかも知れない。従っ
て顧客が成し得ることはェミューレートモードの変更、
すなわち新しい機械を古いソフトウェアで制御し、他の
特許出願によるモードとハードウェアを使用することで
ある。前述の理由から制御ストアの構造が第１図に表Ｓ
ＴＩで示したものでなく表ＳＴ０、すなわちＡＩ，Ｅ，
Ｄ，Ｃ，Ｂ，Ｆ（Ｇ）のセグメントを使用するものであ
る場合は、或る数のセグメントをシフトする必要があり
、セグメントＡはセグメントＡＩで置換されねばならな
い。

この発明の特徴であるマイクロ命令アドレスモードでは
一つのセグメントを他のセグメントに対してシフトする
のに問題はない。事実制御ストアに対する基本ベースを
有するセグメントの表を変え、希望の形状にすればよい
。主ストアのセグメント表は議取り／書込みストアであ
り、．マイクロセグメントセグメントは議取り専用スト
ア（制御ストア）であるとすると、議取り専用ストアの
形状は議取り／書込みストアを変えることによって変え
ることができる。これは問題の形状を単にセグメントを
含む板を物理的に動かすことによって変えることができ
るのでかなりな利点を有している。この発明の他の特徴
によると、セグメントまたはセグメントＡは制御ストア
内の板を物理的に変えるか、またはもしブロックＡが主
ストア内にあるとブロックＡＩの代りにブロックＡを読
むことによって変えられる。

これはディスクメモリまたは１組のパンチされたカード
を読むことによって容易に行なうことができる。表ＳＴ
は中央ストアで表ＳＴＯの形となる。この発明の一目的
は形状の変化を極めて迅速に行ない、方式が多数の仕事
を行なうことができ、仕事は命令の関数として異なり、
命令は種々の語または異なった命令群として伝えられる
。

第１図でプログラムで呼出されるセグメントのベースは
しジスタＭＢに供給され、レジスタは常にマイクロ命令
が伝えられる最後のセグメントのベースを含んでいる。
レジスタＭＢは第２図にも示され、アドレスがどのよう
に形成されるのかを示す。原則として表ＳＴは主ストア
内に記録されるべきであるがハードウェア構造に関する
実際的な理由から表の初めは仕事ストア（ＳＰｕ）内に
含まれ、ストア（ＳＰｕ）は極めて高速のレジスタバン
クによって形成される。各セグメントベースは８ビット
、すなわち１オクテットを表ＳＴ内に取る。形状が変化
したとき表ＳＴは変えられる。問題の表は方式の各形状
に対して発生される。このようにしてマイクロ作業の内
容はアドレスの位置とは独立している。

一方では異なった命令（ｎは４に等しくｍは１ないし４
の間で変化）他方では各コード内での種々の選択から来
る各形状の数が与えられると、マイクロプログラムモジ
ュールを隣接モジュールのアドレスの関数として各形状
を作ることは不可能である。内容は種々の方法で、特に
マイクロプログラムをセグメント化することによって場
所とは独立にされる。セグメント化はマイクロプログラ
ムをセグメントに分離することである。

一つのセグメントはマイクロプログラム語の連なりであ
り、その内容を変えることなく翻訳によって全対をシフ
トすることができる。一つのセグメントはその原アドレ
スまたはそのベースアドレス及びその大きさによって決
められる。

絶対アドレスのモード‘まそのベースアドレスが単に０
である。すべての中断は絶対モードアドレスに向けうれ
る。この場合レジスタＭＢの内容は考えに入れられない
。原則として各セグメントは、どのようなベースアドレ
スを持ち、どんな大きさであってもよいが、これらは或
る値の倍数に選ばれビットアドレス指定を経済的にする
。

その値は“ページ”（ＰＡＧＥ）と呼ばれる。セグメン
トはページの倍数であるアドレにあり、その大きさはペ
ージの倍数である。（セグメントの最大数はマイクロプ
ログラム全体の最大大きさ、アドレスの部分、によって
のみ制限される。１ページは充分に小さくし、細分化の
結果として場所の無駄（ページの終りにおける）を生じ
ないようにすべきである。

第２図はマイクロプログラムがどのようにアドレスされ
るかを示す表であり、それはマイクロプログラム語で行
なわれ、位置数によって行なわれない。セグメント化ア
ドレスにおいて或る形状に対する絶対アドレスはセグメ
ントのベースとセグメント内のオフセットを加えること
によって得られる。セグメントのベースアドレスはしジ
スタＭ旧１に与えられる。セグメントベースの値は加算
器２のページ数に加えられる。ページ数はアドレスレジ
スタＲＡ４内のアドレスの第１の８ビットによって与え
られる。加算器２の出力はアドレス計算ステージ３に接
続される。このステージ３もまたセグメント内のオフセ
ットを受け、オフセットはしジスタＲＡ４内にある（ア
ドレスＲＡの最後の８ビット）。レジスタＭＢＩ内に含
まれたベースは前述のセグメント表から来る。ここでセ
グメントのベースのアドレスは主ストアのマイクロプロ
グラムされた部分内に記憶された表に含まれハードウェ
ア操作なしでシステムの新しい構成をうるようにセグメ
ント表を変えることが必要である。この二重の加算はセ
グメントを翻訳する可能性を与えそれ故セグメントの内
容を制御ストアにおけるその位置を独立させ（１）同時
に他のセグメントによるその位置を独立させる（ロ）よ
うに作る異る構成を許すのである。このようなマイクロ
プログラムの容易な変換（マイクロプログラムの翻訳性
は全く新しいと考えられる。その他、中央ストアの限定
したセグメントに含まれるデータの効果的な保護とマイ
クロ命令のアドレス語の大きさの滅小とをもたらす。レ
ジスタ４は現在の関係的アドレス、すなわちマイクロ命
令のアドレスでいくつかのページから作られ、オフセッ
トまたはページの原点からの命令の距離とから作られ、
この位置は“連結”と呼ばれる。

アドレス計算ステージＢＡ３は次の命令のアドレスを計
算し、レジスタＮＥＸＡ７の中に書込む。このアドレス
はしジスタ４に移されファームウェアＦ内のこのアドレ
スＮＥＸＡに応答するマイクロ命令は効果的に行なわれ
る監視レジスタＲＤ９にロードされる。普通の操作では
ステージＢＡ３は現在のアドレスに１を加え、次のアド
レスを得て、その操作はページまたはセグメントが変え
られない限り続けられる。ページまたはセグメントが変
えられると、セグメントのベースとセグメント内の関係
的アドレスを加えることによって新しいアドレスが計算
される。ステージ３で行なわれる計算はサブマイクロプ
ログラムまたはサブマイクロルーチンを行なわせる。こ
の場合、主シーケンスの中に戻されるアドレス、すなわ
ち次のアドレスはしジス夕ＳＭ５内に記憶される。マイ
クロプログラムはサブマイクロプログラムが行なわれた
ときレジスタＳＭ内のアドレスに戻される。マイクロプ
ログラムが遂行される間に１信号によっての中断はしジ
スタ７またはアドレス接続ステージ３に連結される。こ
の場合ＩＭ６内にマイクロプログラムが、もし中断され
なかったならば送られたかも知れないマイクロ命令のア
ドレスを記録し、このアドレスに戻ることが可能である
ようにする。中断は例えば周辺装置から伝えられるデー
タを受入れるときに生じる。ステージ財まこの発明によ
ると議取り専用ストアと主ストアの一部とから作られる
制御ストアを表わす。マイクロプログラム語は接続命令
を含み、従って、すべてのマイクロ処理呼出しは一つの
セグメントから他のセグメント及び原セグメントをレジ
スタＳＭ５に戻し、希望されるだけの多くのレベルで行
なわれるようにする。

同様に中断の後に分離点（レジスタｍ６）に戻ることも
可能である。中断マイクロプログラムの中に中断された
レベルのようにマイクロ処理呼出しの同じ重複構造を持
つことも可能である。一例として次の形式が既に使用さ
れている。機械１ 機械２ ページの大きさ １ノ２ キロ ｌｋオクテット
オクテット （機械１の２ページ）最大セグメントの
１６ｋ ｏ＝３２ １６ｋ ｏ＝１６＝重大きざ
ページ ページ最大容量 ２１５
語＝２１７ソ ２１６語＝２５６ｋ２８ｋオクテツト
オクテツト機械１ではページ内アドレスは７ビッ
トで形成され、機械２では８ビットで形成されている。

次の二つの型の接続がある。【ａー ーつのページ内の
接続、これはセグメントの位置に関係しないので絶対ア
ドレスのみに行なわれる。

‘ｂ｝ ページ外の接続、レジスタＭＢの内容を考慮し
て行なわれる。

これらの接続は製造業者が所有しているマイクロプログ
ラム語便覧に記載されている。

条件付きまたは無条件接続は一般に上述の二つの型であ
る。

極めて特殊の接続（マルチチャンネル）のみが常に使用
されているべ−ジより外の目的地（目的地はいくつかの
ページ内にある）を有している。この目的はこれらの接
続に続くマイクロプログラムの場所を決めるのが容易で
あるようにすることである。この発明によるとマイクロ
プログラムを組織する方法はマイクロプログラムが特別
のストア及び主ストアの二つの型内に含まれていること
を特徴とする。

この特徴は特別のストアに迅速なアクセス（動作を良く
する）と、マイクロプログラムを主ストアに読込む方法
とに融通性を与える。

これらのマイクロプログラムはいずれの周辺装置からで
も与えることができる。この配置はマイクロプログラム
を特定のストア内に記録する前に試験することができる
ので、マイクロプログラムの欠陥を無くすることができ
る。マイクロプログラムは論取り専用ストア内に一部ま
たは全体が置かれてもよく、これは非持久マイクロプロ
グラムの使用を許す。

非持久マイクロプログラムを有することは機械の初期状
態（ＢＯＯＴＳＴＲＡＰ）及び機械の安定または中間欠
陥試験に接続されることである。

セグメント化の技術はハードウェアの場所を特別ストア
と主ストアとの間に分割するのに適している。実際はセ
グメントベースの或る値から始めてセグメントを主セグ
メント内に置き、この値以下は特別のストアに置けばよ
い。セグメント化は一つのセグメントを一つのストアか
ら他のストアに翻訳するのにはセグメント表内のベース
アドレスを変えればよいだけなので容易にすることがで
きる。セグメントは同時にまたは部分的に二つのストア
内にあることは許されない、これは作用の点から意味が
無いからである。

第３図は講込みと論出しとの両方に対しマイクロプログ
ラムに呼出しができる原理を示す配置である。前に説明
したようにアドレスレジスタＲＡ４は遂行中の命令のア
ドレスでレジスタＲＤ９内にある現アドレスを含んでい
る。

命令が行なわれたとき、レジスタＲＡは次のマイクロ命
令のアドレスが与えられる。このアドレスは第２図につ
いて説明した方法で計算される。すなわち第１にベース
とべ‐ジ数を加え、次にページ内でオフセットする結果
である。表ＳＴはしジスタＭＢに負荷を与え、呼出しが
望まれるセグメントが特定のストア内にあるか主ストア
内にあるかを指定する情報ビットまたは情報ビットの組
合せを含んでいる。このビットは絶対アドレス内に再び
現われ、ステージ３（第２図）で計算された後にレジス
タＲＡに与えられる。問題のビットは構造上大きなビッ
ト、すなわちアドレスの左から第１のビットである。も
しこのビットが例えば０であるとマイクロ命令は議出し
専用ストア内にあり、もしそれが１であるとマイクロ命
令は主ストア内にある。ビットは主ストア１１への呼出
しのために特別のロジック回路１２に与えられる。ビッ
トまたはビット組合せが主ストアへのアクセスのために
特別の論理回路１２内でデコードされる結果、アドレス
がレジスタＲＡ４内にアドレスがある命令は主ストアか
ら引出され、３２青報ビットチャンネルに沿うて監視レ
ジスタＲＤ９に与えられ、デコードは命令が主ストア内
に有ることを示すものとする。反対の場合、命令は特別
ストア１３から引出され、ストア１３は実際的な理由か
ら常にアドレスされる。３２ビット命令は監視レジスタ
９に記録される。

レジスタＲＡの出力でアドレスはマルチプレクサ１０で
マルチプレツクス処理される。主ストア内でプログラム
とマイクロプログラムが同時に存在することは相互間の
位置の問題を生じ、この問題は使用者方式と適用プログ
ラムの位置の問題と同じである。

実際には適用プログラムは処理と機械の固有部分である
マイクロプログラムのデータを変えることができるべき
ではない。制御ストア内のマイクロプログラムはこのス
トアにプログラムがアクセスを有しないと変えることは
できない。これは主ストア内で絶対アドレスが全体を覆
うているので可能である。従ってハードウェア地帯とソ
フトウェア地帯との間で分割が行なわれる。この分離は
ＢＡＲまたはベースアドレスレジスタと呼ばれる。ハー
ドウエアは０からＢＡＲに延びる地帯に含まれ、ソフト
ウェアはＢＡＲからＭＳ叫（主ストア上限）の間に延び
る地帯に含まれる。ソフトウェアアクセスはＢＡＲから
ＭＳ叫の間で可能であり、外では許されない。この障害
は特別の回路によって行なわれる。この特別の回路が第
３図に示され、主としてＢＡＲレジスタ１５とバリケー
ド比較器１６とで構成される。主ストア１１はソフトウ
ェアまたはハードウェアからアドレスされてもよい。こ
のアドレス指定のモードは前に説明され、制御を受けな
い。他面ソフトウェアから直接にまたは表を通じて間接
に送られて来るアドレスはＢＡＲレジスタ１５内に含ま
れたアドレス値と比較され、アドレス値がＢＡＲ値より
大きいときのみにアクセスが可能である。これは特に主
ストア１７からデータの議出し、プログラム１８の読出
し、チャンネルプログラム１９へのアクセスの場合であ
る。このようにして使用者プログラムは主ストアのハー
ドウェア地帯へのアクセスを有することは無い。主スト
アに伝えられるアドレスがＢＡＲより小さいときは、こ
のアドレスに関する命令は到達することができず、偶発
信号１４が出される。この発明は以上説明した実施例に
限定されるものでなく、この発明の範囲内で種々の変更
ができることは明らかである。

【図面の簡単な説明】

第１図は制御ストアが組織される原理を示す配置図、第
２図はマイクロプログラムのセグメントアドレスがいか
に形成されたかを示す配置図、第３図はファームウェア
を指示し保護する装置の配置図である。 １・・・・・・レジスタ、２・・・・・・加算器、３・
・・・・・ステージ、４，５，６，７……レジスタ、８
”””ステージ、９・・…・監視レジスタ、１０・・・
・・・マルチプレクサ、１１・・・・・・主ストア、１
２・・…・論理回路、１３…・・・特別ストア、１ ４
・・・・・・信号、１ ５・・・…ＢＡＲレジスタ、１
６…・・・比較器、１７・・・・・・主ストア、１８…
…プログラム、１９……チャンネルプログラム。 ＦＩＧ‐Ｉ ＦＩＧ‐３ ＦＩＧ‐２

Claims (1)

1. 【特許請求の範囲】 １ 異なった命令コードで動作することができるマイク
   ロプログラム化されたデータ処理装置のすべてのマイク
   ロプログラムを含む制御ストアを組織するために、前記
   データ処理装置は、プログラム命令を主に含む読取り／
   書込み用の主ストアと、前記制御ストアに含まれたマイ
   クロ命令によって制御されると共に周辺装置に接続され
   る制御プロセツサとを含み、前記制御ストアは、少なく
   とも１つの読取り専用ストアと、前記主ストア内の一領
   域とで物理的に形成され、マイクロ命令はセグメントの
   群に分けられ、各セグメントはページに分割され、前記
   制御ストア内のマイクロ命令の絶対アドレスは、セグメ
   ントのベースとページオリジンとを加え、そしてその得
   られた結果を、ページの開始に相対するマイクロ命令の
   開始のオフセツトに結合することによって得られるよう
   にした、制御ストアを組織する方法。 ２ 特許請求の範囲第１項記載の方法において、セグメ
   ントのベースはデータ処理装置が初期状態にされたとき
   前記主ストア内に供給される表内に含まれていることを
   特徴とする制御ストアを組織する方法。 ３ 特許請求の範囲第２項記載の方法において、前記主
   ストア内の各表は、それに相応する制御ストア内のセグ
   メントの形状を有することを特徴とする制御ストアを組
   織する方法。 ４ 特許請求の範囲第１項記載の方法を実施する装置に
   おいて、セグメントのベースを記憶し遂行中のプロセス
   のアドレスを含むアドレスレジスタからのページのアド
   レスを受ける加算器に接続されるレジスタと、一方では
   前記加算器に接続され、他方ではデータの組合せの結果
   として絶対アドレスを計算するアドレスレジスタに接続
   されたアドレス計算ステージとを備え、前記アドレス計
   算ステージの出力は遂行中のマイクロ命令に続くマイク
   ロ命令のアドレスを記憶するレジスタに接続されている
   ことを特徴とする制御ストアを組織する装置。 ５ 前記特許請求の範囲第１項記載の方法を実施する装
   置において、遂行される命令のアドレスはアドレスレジ
   スタ内にあり、このアドレスレジスタは前記主ストアに
   アクセスするための特別の論理回路に接続され、前記回
   路内でアドレスの少なくとも一つのビツトがデコードさ
   れ、前記アドレスは前記主ストアと特別の読取り専用ス
   トアとに同時に伝えられることを特徴とする制御ストア
   を組織する装置。 ６ 読取り／書込み用の主ストアと、特別の読取り専用
   ストアと、オペレーシヨンステージと、周辺装置とを含
   み、前記特別の読取り専用ストアは、セグメントの群に
   されたマイクロプログラムを含んでいるデータ処理装置
   の中央処理を制御する方法において、前記データ処理装
   置がその初期状態にされたとき、マイクロプログラムが
   前記主ストアにセグメント表とともに供給され、データ
   の入・出力作用およびその処理は、前記ストアおよび前
   記特別の読取り専用ストアに含まれたマイクロプログラ
   ムの群で制御されることを特徴とするデータ処理装置の
   中央処理を制御する方法。