JPS606039B2 - パルス電流源 - Google Patents
パルス電流源Info
- Publication number
- JPS606039B2 JPS606039B2 JP52044462A JP4446277A JPS606039B2 JP S606039 B2 JPS606039 B2 JP S606039B2 JP 52044462 A JP52044462 A JP 52044462A JP 4446277 A JP4446277 A JP 4446277A JP S606039 B2 JPS606039 B2 JP S606039B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- current source
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
本発明はパルス電流源、特に複数の負荷に同時に所定の
パルス電流を供Ｖ給するのに適するパルス電流源に関す
る。
パルス電流を供Ｖ給するのに適するパルス電流源に関す
る。
一般に、磁気コアメモリ、ＩＣメモリ等の周辺回路では
パルス電流源が利用されている。
パルス電流源が利用されている。
特にＩＣメモリ回路では記憶保持状態においてはメモリ
セルに保持に必要な最小の電流を供聯合すればよく、周
辺回路には無給電でもよい。また、メモリシステムでは
アクセスされるメモリには実装されているメモリＩＣ全
体の数分の一である。以上のことより、アクセスされて
いるメモリＩＣではメモリセル及び周辺回路に電流を流
し、保持状態にあるメモリＩＣではメモリセルだけに電
流を流し、システム全体としての消費電力を減らすこと
が考えられる。かかる場合に周辺回路に対し電流を流し
たり流さなかったりするパルス電流源が必要となる。こ
のようなパルス電流源として、従来は、第１図に示すよ
うな不飽和形スイッチが用いられていた。このスイッチ
は、入力電圧Ｖ１ｎが低レベルＶＬのときトランジスタ
３が非導適状態となり、それが高レベルＶＭのとき導遠
状態となって負荷（磁気コア）４に電流を供甥給するも
のである。しかしながら、このようなスイッチング回路
では、温度変化等のため動作が不安定となり、また、出
力電流レベルが入力パルスの振幅レベルの変動により変
動し易い欠点を有している。
セルに保持に必要な最小の電流を供聯合すればよく、周
辺回路には無給電でもよい。また、メモリシステムでは
アクセスされるメモリには実装されているメモリＩＣ全
体の数分の一である。以上のことより、アクセスされて
いるメモリＩＣではメモリセル及び周辺回路に電流を流
し、保持状態にあるメモリＩＣではメモリセルだけに電
流を流し、システム全体としての消費電力を減らすこと
が考えられる。かかる場合に周辺回路に対し電流を流し
たり流さなかったりするパルス電流源が必要となる。こ
のようなパルス電流源として、従来は、第１図に示すよ
うな不飽和形スイッチが用いられていた。このスイッチ
は、入力電圧Ｖ１ｎが低レベルＶＬのときトランジスタ
３が非導適状態となり、それが高レベルＶＭのとき導遠
状態となって負荷（磁気コア）４に電流を供甥給するも
のである。しかしながら、このようなスイッチング回路
では、温度変化等のため動作が不安定となり、また、出
力電流レベルが入力パルスの振幅レベルの変動により変
動し易い欠点を有している。
これらの点で、この回路はパルス電流源としては不利益
を免がれえない。この欠点を除くには、ェミツタに接続
されたフィードバック抵抗５を大なるものとすればよい
が、これでは大きなパルス入力を要することになり、ひ
いてはトランジスタの所要耐圧の増大及び消費電力の増
大さらには集積度の低下を招く結果となってしまう。し
たがって本発明の目的とするところは、小振幅パルスで
駆動でき、高速且つ安定に動作し、集積化するのに適す
るパルス電流源を提供することにある。
を免がれえない。この欠点を除くには、ェミツタに接続
されたフィードバック抵抗５を大なるものとすればよい
が、これでは大きなパルス入力を要することになり、ひ
いてはトランジスタの所要耐圧の増大及び消費電力の増
大さらには集積度の低下を招く結果となってしまう。し
たがって本発明の目的とするところは、小振幅パルスで
駆動でき、高速且つ安定に動作し、集積化するのに適す
るパルス電流源を提供することにある。
上記目的を達成するための本発明の代表的構成は、電流
切替型回路と、この蟹流切替型回路の鰭流切替に応じて
供給電流が切替えられる第１のインピーダンス手段と、
第１のインピーダンス手段の一端と基準電位点との閥に
設けられ上記電流切替にかかわらず所定電流が供Ｖ給さ
れる第２のインピーダンス手段と、上記第１のインピー
ダンス手段の池端にそのベースが結合されたｐｎｐトラ
ンジスタと、このｐｎｐトランジスタのコレクタ側に設
けられた第３のインピーダンス手段とからなり、上記電
流切替型回路の入力にはパルス信号を印加し、上記ｐｎ
ｐトランジスタのコレクタ側出力によって負荷に電流を
供給する回路を駆動してなることを特徴とする。
切替型回路と、この蟹流切替型回路の鰭流切替に応じて
供給電流が切替えられる第１のインピーダンス手段と、
第１のインピーダンス手段の一端と基準電位点との閥に
設けられ上記電流切替にかかわらず所定電流が供Ｖ給さ
れる第２のインピーダンス手段と、上記第１のインピー
ダンス手段の池端にそのベースが結合されたｐｎｐトラ
ンジスタと、このｐｎｐトランジスタのコレクタ側に設
けられた第３のインピーダンス手段とからなり、上記電
流切替型回路の入力にはパルス信号を印加し、上記ｐｎ
ｐトランジスタのコレクタ側出力によって負荷に電流を
供給する回路を駆動してなることを特徴とする。
以下実施例にそって図面を参照し本発明を具体的に説明
する。
する。
第２図は本発明のパルス電流源の一例を示す回路図であ
る。
る。
同図に示すようにトェミツタ結合型の差動対ｎｐｎトラ
ンジスタＱ，，Ｑ２と、このトランジスタのコレクタに
接続されたインピーダンスＺ，Ｚ及び定電流ｎｐｎトラ
ンジスタＱ７、ェミッ夕抵抗Ｚによってカレントスイッ
チを構成し、このカレントスイッチの一方のトランジス
タＱ，のベースには基準電圧ＶＢ８を印加し、他方のト
ランジスタＱ２のベースにはパルス電圧Ｖｉｎを印加し
、定電流トランジスタＱ７のベースには足電圧Ｖｃｓを
印加する。またェミッタ抵抗らを有し、コレクタ側に負
荷たるインピーダンスＺ４（ダイオードＤ，，Ｄ２を直
列接続したもの）を有するｐｎｐトランジスタＱ３を設
け、このトランジスタのベースを上記カレントスイッチ
の一方の出力点（トランジスタＱ，のコレクタ）に接続
する。さらに、ｎＰｎトランジスタＱ４，（Ｑ２〜Ｑ４
ｎ）とェミツタ抵抗Ｚ，（Ｚ２〜Ｚ５ｎ）からなる駆動
回路を設け、上記ｐｎｐトランジスタＱ３のコレクタ側
出力を駆動回路の駆動トランジスタＱ山（Ｑ４２〜Ｑ４
ｎ）のベースに印加し、駆動回路によってそれぞれの負
荷Ｚ，〜Ｚｎを駆動するものとする。なお、電源ＶＥＥ
＝一５．２Ｖとする。上記構成の本発明によれば、以下
の動作説明により、その目的が達成できる理由が理解さ
れよう。
ンジスタＱ，，Ｑ２と、このトランジスタのコレクタに
接続されたインピーダンスＺ，Ｚ及び定電流ｎｐｎトラ
ンジスタＱ７、ェミッ夕抵抗Ｚによってカレントスイッ
チを構成し、このカレントスイッチの一方のトランジス
タＱ，のベースには基準電圧ＶＢ８を印加し、他方のト
ランジスタＱ２のベースにはパルス電圧Ｖｉｎを印加し
、定電流トランジスタＱ７のベースには足電圧Ｖｃｓを
印加する。またェミッタ抵抗らを有し、コレクタ側に負
荷たるインピーダンスＺ４（ダイオードＤ，，Ｄ２を直
列接続したもの）を有するｐｎｐトランジスタＱ３を設
け、このトランジスタのベースを上記カレントスイッチ
の一方の出力点（トランジスタＱ，のコレクタ）に接続
する。さらに、ｎＰｎトランジスタＱ４，（Ｑ２〜Ｑ４
ｎ）とェミツタ抵抗Ｚ，（Ｚ２〜Ｚ５ｎ）からなる駆動
回路を設け、上記ｐｎｐトランジスタＱ３のコレクタ側
出力を駆動回路の駆動トランジスタＱ山（Ｑ４２〜Ｑ４
ｎ）のベースに印加し、駆動回路によってそれぞれの負
荷Ｚ，〜Ｚｎを駆動するものとする。なお、電源ＶＥＥ
＝一５．２Ｖとする。上記構成の本発明によれば、以下
の動作説明により、その目的が達成できる理由が理解さ
れよう。
第３図は上記回路の動作を説明するためのタイミングチ
ャートである。ｍ Ｖｗが高レベル“Ｈ”のとき。
ャートである。ｍ Ｖｗが高レベル“Ｈ”のとき。
カレントスイッチの接地電位側に接続されたインピーダ
ンス手段Ｚ，を流れる電流を１として、この点の電圧降
下１×Ｚ，の値がｐｎｐトランジスタＱのＶＢ８（ベー
ス・ェミツタ間縄圧）よりも極めて４・さなものとなる
ように設定すれば、入力電圧Ｖｉｎが“Ｈ”であること
より、カレントスイッチのトランジスタＱ，には殆んど
電流が流れない。
ンス手段Ｚ，を流れる電流を１として、この点の電圧降
下１×Ｚ，の値がｐｎｐトランジスタＱのＶＢ８（ベー
ス・ェミツタ間縄圧）よりも極めて４・さなものとなる
ように設定すれば、入力電圧Ｖｉｎが“Ｈ”であること
より、カレントスイッチのトランジスタＱ，には殆んど
電流が流れない。
したがって、このカレントスイッチの出力点の電位Ｖ，
は殆んどインピーダンス乙部の電圧降下１×乙であり、
このためｐｎｐトランジスタＱ３はカットオフか又はご
く僅かの電流しか流れないものとなる。かかる状態真で
のトランジスタＱ３のコレクタ電圧Ｖ２は殆んど電源電
圧Ｖ斑に近く、その差（Ｖ２−Ｖ８８）はＶ８８以下程
度となる。この結果「駆動回路のトランジスタＱ，〜Ｑ
仇はカットオフか又は僅かにオンするのみであるから電
流１，．〜１，ｎは殆んど流れないものとなる。【２｝
Ｖｉｎが低レベル“Ｌ”のとき。
は殆んどインピーダンス乙部の電圧降下１×乙であり、
このためｐｎｐトランジスタＱ３はカットオフか又はご
く僅かの電流しか流れないものとなる。かかる状態真で
のトランジスタＱ３のコレクタ電圧Ｖ２は殆んど電源電
圧Ｖ斑に近く、その差（Ｖ２−Ｖ８８）はＶ８８以下程
度となる。この結果「駆動回路のトランジスタＱ，〜Ｑ
仇はカットオフか又は僅かにオンするのみであるから電
流１，．〜１，ｎは殆んど流れないものとなる。【２｝
Ｖｉｎが低レベル“Ｌ”のとき。
入力信号Ｖ，ｎが“Ｌ”になると、カレントスイッチを
流れる電流１はインピーダンスＺ，Ｚ２の双方に流れる
。
流れる電流１はインピーダンスＺ，Ｚ２の双方に流れる
。
このため、トランジスタＱ，のコレク夕の電位Ｖ，は次
式｛１｝となる。Ｖ，：１・（Ｚ＋Ｚ）
‘１１このとき、次式■の関係が成り立つようにイ
ンピーダンスＺ〜Ｚを設定する。Ｖ，＝１・（Ｚ＋Ｚ）
≧ＶＢ８（Ｑ３）十Ｚ・１３ ｛２１この結果、ｐｎｐ
トランジスタＱ３はオン状態となり電流らを流すものと
なり、ダイオードＤ，，Ｄ２に電流が流れる。
式｛１｝となる。Ｖ，：１・（Ｚ＋Ｚ）
‘１１このとき、次式■の関係が成り立つようにイ
ンピーダンスＺ〜Ｚを設定する。Ｖ，＝１・（Ｚ＋Ｚ）
≧ＶＢ８（Ｑ３）十Ｚ・１３ ｛２１この結果、ｐｎｐ
トランジスタＱ３はオン状態となり電流らを流すものと
なり、ダイオードＤ，，Ｄ２に電流が流れる。
したがって、ｐｎｐトランジスタＱ３のコレクタ点の爵
位Ｖ２は２ＶＢ８の値になる。このような電位のＶ２に
よって駆動回路の駆動トランジスタＱ４，〜Ｑ４ｎはオ
ンとなり、負荷Ｚ６，〜Ｚ範に次式‘３１のような電流
を流す。ｌｕ：鍔・〜１．ｎ：宏【３｝ 上記電流１，．〜１，ｎによって負荷Ｚの〜Ｚ６ｎが駆
動される。
位Ｖ２は２ＶＢ８の値になる。このような電位のＶ２に
よって駆動回路の駆動トランジスタＱ４，〜Ｑ４ｎはオ
ンとなり、負荷Ｚ６，〜Ｚ範に次式‘３１のような電流
を流す。ｌｕ：鍔・〜１．ｎ：宏【３｝ 上記電流１，．〜１，ｎによって負荷Ｚの〜Ｚ６ｎが駆
動される。
上記のような本発明によれば、入力パルス“Ｈ”レベル
のときは殆んど負荷に電流を流さず、入力パルス“Ｌ”
レベルのときに負荷に電流を供給することができるパル
ス電流源が得られる。
のときは殆んど負荷に電流を流さず、入力パルス“Ｌ”
レベルのときに負荷に電流を供給することができるパル
ス電流源が得られる。
また、本発明はカレントスイッチを用いるとともに、イ
ンピーダンス乙を接地端子側に設けることにより常にｐ
ｎｐトランジスタＱ３のベースに僅かのバイアスを与え
ておき、オン動作を迅速にするようにしてあるから回路
全体として高速動作が期待できる。
ンピーダンス乙を接地端子側に設けることにより常にｐ
ｎｐトランジスタＱ３のベースに僅かのバイアスを与え
ておき、オン動作を迅速にするようにしてあるから回路
全体として高速動作が期待できる。
回路構成が簡単であるということも高速動作に寄与する
ことになるが、それに加えて集積度の向上が図れる。さ
らに、ｐｎｐトランジスタＱ３のコレクタに設けられた
ダイオードＤ，，Ｄ２は定電圧特性を有するため、入力
電圧Ｖｉｎのバラツキ、又はインピーダンスＺのバラツ
キに基づく電流１３のバラッキに影響されない駆動電流
１１，〜１１ｎが得られるものとなる。
ことになるが、それに加えて集積度の向上が図れる。さ
らに、ｐｎｐトランジスタＱ３のコレクタに設けられた
ダイオードＤ，，Ｄ２は定電圧特性を有するため、入力
電圧Ｖｉｎのバラツキ、又はインピーダンスＺのバラツ
キに基づく電流１３のバラッキに影響されない駆動電流
１１，〜１１ｎが得られるものとなる。
したがって、小振幅の入力パルスでも十分に複数の負荷
を駆動することができるものとなる。さらにまた、回路
礎成が簡単であることより誤動作のおそれがなく、安定
動作が期待できる。本発明は上記実施例に限定されず種
々の変形を用いることができる。例えば、上記実施例で
はパルス信号を印加する回路としてカレントスイッチを
用いたが、これに限らず、他のスイッチング回路を用い
てもよい。
を駆動することができるものとなる。さらにまた、回路
礎成が簡単であることより誤動作のおそれがなく、安定
動作が期待できる。本発明は上記実施例に限定されず種
々の変形を用いることができる。例えば、上記実施例で
はパルス信号を印加する回路としてカレントスイッチを
用いたが、これに限らず、他のスイッチング回路を用い
てもよい。
また、ｐｎｐトランジスタＱ３のインピーダンス手段乙
は上記実施例のように２つのダィオードーこよって礎成
されたものに限らず、第４図のようにｎｐｎトランジス
タＱ８と２つの抵抗Ｒ，，Ｒ２によって構成してもよく
、また、第５図のようにダイオードＤ３とツェナーダィ
オードＤ２を直列接続したものを用いてもよい。前者（
第４図）の場合は、抵抗Ｒ，，Ｒ２の値を自由に選ぶこ
とによって出力電圧を変化させることができ、後者（第
５図）の場合は低い電圧を得ることができるという利点
をそれぞれ有する。さらに、上記実施例では、入力信号
Ｖｉｎに対して逆相の出力電圧ｙ２を得るものとしたが
、これに限らず、カレントスイッチを礎成するトランジ
スタＱ，にパルス信号を印加し、他方のトランジスタＱ
２に基準電圧ＶＢＢを印加すれば、入力信号に対して正
相の出力電圧を得ることができる。
は上記実施例のように２つのダィオードーこよって礎成
されたものに限らず、第４図のようにｎｐｎトランジス
タＱ８と２つの抵抗Ｒ，，Ｒ２によって構成してもよく
、また、第５図のようにダイオードＤ３とツェナーダィ
オードＤ２を直列接続したものを用いてもよい。前者（
第４図）の場合は、抵抗Ｒ，，Ｒ２の値を自由に選ぶこ
とによって出力電圧を変化させることができ、後者（第
５図）の場合は低い電圧を得ることができるという利点
をそれぞれ有する。さらに、上記実施例では、入力信号
Ｖｉｎに対して逆相の出力電圧ｙ２を得るものとしたが
、これに限らず、カレントスイッチを礎成するトランジ
スタＱ，にパルス信号を印加し、他方のトランジスタＱ
２に基準電圧ＶＢＢを印加すれば、入力信号に対して正
相の出力電圧を得ることができる。
第１図は従釆のパルス電流源の一例を示す回路図、第２
図は本発明のパルス電流源の一例を示す回路図、第３図
はその動作説明のためのタイミングチャート、第４図及
び第５図は本発明の他の例の一部を示す回路図である。 １・・・…入力端子、２……電源端子、３……トランジ
スタ、４・・…・インピーダンス、５・・・…抵抗、Ｑ
，〜Ｑ３，Ｑ４，〜Ｑ４ｎ，Ｑ７，Ｑ８・・・・・・ト
ランジスタ、Ｒ，，Ｒ２…・・・抵抗、Ｚ，〜Ｚ４，Ｚ
５，〜Ｚ恥，Ｚ６，〜Ｚ６ｎ……インピーダンス、Ｄ，
，０２……ダイオード、Ｄ２……ツエナーダイオード。
孫７図弟２図 弟３図 第４図 努タ図
図は本発明のパルス電流源の一例を示す回路図、第３図
はその動作説明のためのタイミングチャート、第４図及
び第５図は本発明の他の例の一部を示す回路図である。 １・・・…入力端子、２……電源端子、３……トランジ
スタ、４・・…・インピーダンス、５・・・…抵抗、Ｑ
，〜Ｑ３，Ｑ４，〜Ｑ４ｎ，Ｑ７，Ｑ８・・・・・・ト
ランジスタ、Ｒ，，Ｒ２…・・・抵抗、Ｚ，〜Ｚ４，Ｚ
５，〜Ｚ恥，Ｚ６，〜Ｚ６ｎ……インピーダンス、Ｄ，
，０２……ダイオード、Ｄ２……ツエナーダイオード。
孫７図弟２図 弟３図 第４図 努タ図
Claims (1)
- 【特許請求の範囲】 １ 入力パルス信号によって制御される電流切替型回路
と、この電流切替に応じて供給電流が変化させられる第
１のインピーダンス手段と、第１のインピーダンス手段
の一端と基準電位点との間に設けられ上記電流切替にか
かわらず所定電流が供給される第２のインピーダンス手
段と、上記第１のインピーダンス手段の他端にそのベー
スが結合されたｐｎｐトランジスタと、このｐｎｐトラ
ンジスタのコレクタ側に設けられた第３のインピーダン
ス手段と、上記ｐｎｐトランジスタのコレクタ出力パル
ス信号によって駆動される電流供給回路とを具備してな
ることを特徴とするパルス電流源。 ２ 上記電流切替型回路を、エミツタ結合の差動対トラ
ンジスタと、この共通エミツタに接続された定電流回路
とによって構成してなることを特徴とする特許請求の範
囲第１項記載のパルス電流源。 ３ 上記ｐｎｐトランジスタのコレクタ側に設けられる
第３のインピーダンス手段をダイオードによって構成し
てなることを特徴とする特許請求の範囲第１項記載のパ
ルス電流源。 ４ 上記電流供給回路を定電流回路としたことを特徴と
する特許請求の範囲第１項記載のパルス電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52044462A JPS606039B2 (ja) | 1977-04-20 | 1977-04-20 | パルス電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52044462A JPS606039B2 (ja) | 1977-04-20 | 1977-04-20 | パルス電流源 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007149A Division JPS59146226A (ja) | 1984-01-20 | 1984-01-20 | 差動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53129930A JPS53129930A (en) | 1978-11-13 |
| JPS606039B2 true JPS606039B2 (ja) | 1985-02-15 |
Family
ID=12692152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52044462A Expired JPS606039B2 (ja) | 1977-04-20 | 1977-04-20 | パルス電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606039B2 (ja) |
-
1977
- 1977-04-20 JP JP52044462A patent/JPS606039B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53129930A (en) | 1978-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806790A (en) | Sample-and-hold circuit | |
| JPH0328850B2 (ja) | ||
| US4112314A (en) | Logical current switch | |
| GB1491059A (en) | Voltage level conversion circuit | |
| US4268789A (en) | Limiter circuit | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| JPS6162321A (ja) | 電池エネルギー節約回路 | |
| US4894562A (en) | Current switch logic circuit with controlled output signal levels | |
| KR960002391B1 (ko) | 전류전달회로 | |
| EP0219937A2 (en) | ECL slave reference generators | |
| US4883975A (en) | Schmitt trigger circuit | |
| JPH0336336B2 (ja) | ||
| GB2024550A (en) | Integrated driver circuits | |
| US4485352A (en) | Current amplifier | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| EP0780752A1 (en) | Improvements in or relating to control circuits | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US4567381A (en) | Bias network having one mode for producing a regulated output | |
| EP0110720B1 (en) | Current mirror circuit | |
| US4259599A (en) | Complementary transistor switching circuit | |
| EP0097248B1 (en) | Switchable current source | |
| JPH0432571B2 (ja) | ||
| US4675548A (en) | Antisaturation circuit for TTL circuits having TTL input and output compatibility | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit |