JPS606561B2

JPS606561B2 - サンリング・ゲート回路

Info

Publication number: JPS606561B2
Application number: JP12091277A
Authority: JP
Inventors: 謙介小林
Original assignee: Iwasaki Tsushinki KK
Current assignee: Iwasaki Tsushinki KK
Priority date: 1977-10-11
Filing date: 1977-10-11
Publication date: 1985-02-19
Also published as: JPS5454564A

Description

【発明の詳細な説明】本発明は例えば超高周波の一部を順次抽出し、保持する
動作を行ういわゆるサンプリング・ゲート回路に関する
ものである。

サンプリング・ゲート回路は、サンプリング・オシロス
コープやストロービング・ボルトメータ等に用いられ、
高周波信号または高周波を含む信号をサンプル・ホール
ドし、入力信号を低周波信号に変換させる回路で、電気
回路としては大略図１に示す通りである。

図１の回路を簡単に説明すると、入力信号（被測定信号
）１は、定められた特性インピーダンスＺ。を持つ信号
伝送線路Ｌｅを伝播し、特性インピーダンスＺ。と等し
い値を持つ抵抗器Ｒで終端されるが、サンプリング・パ
ルス（ストロープ・パルス）ｐ＋，ｐ‐がゲート・ダイ
オードＤ，，Ｄ２に加えられ、ダイオードＤ，，○２の
インピーダンスが短時間だけ変化すると、入力信号の一
部がダイオードＤ，，Ｄ２を通ってメモリ・コンヂンサ
Ｅ，，Ｅ２を充電し、入力信号の瞬時レベルに比例した
値を出力する。このサンプリング・ゲート回路が広帯域
にわたって平坦な周波数特性を有するためには、ゲート
・ダイオードＤ，，Ｄ２やコンデンサＥ．，Ｅ２等の使
用する集中定数素子を厳選する外に被測定信号伝送線路
Ｌｅとサンプリング・パルス伝送線路Ｌｓの構成や、各
素子の配置が問題となってくる。図２に効率良くサンプ
リングするための被測定信号伝送線路Ｌｅの断面に対す
るゲート・ダイオード○ｎとメモリ・コンデンサＥｎの
配置例を示す。

矢印は信号伝送線路Ｌｅの断面内における電磁場（ＴＥ
Ｍ波とする）の電界方向を示し、ダイオードＤｎとコン
デンサＥｎは電界方向で、かつ電界の集中している場所
に配置されなければならない。また、超高周波帯のサン
プリング・ゲート回路では、図１に示すゲート・ダイオ
ードＤ，，Ｄ２に接続されるメモリ・コンデンサＥ，，
Ｅ２の電極のグランド側は、被測定信号伝送線路Ｌｅの
グランド面に、直接接地されることが望ましい。これは
、ゲート・ダイオードＤ．，Ｄ２の端子間容量等により
サンプリング・パルス伝送線路Ｌｓに漏れた入力信号１
の一部がサンプリング・パルス伝送線路ＬＳ内で反射さ
れ、ゲート・ダイオードＤ，，Ｄ２に戻って来るが、こ
の距離が長いと、サンプリング・ゲ−ト回路の周波数特
性に対して低い周波数帯からその悪影響を及ぼすためで
ある。さらにサンプリング・ゲート回路には、被測定信
号源や他の同時に接続される機器に与える影響をおさえ
るために、ＳＷＲ（定在波比）とサンプリング・パルス
ｐ＋，ｐ‐の漏れ（キック・アウト・パルス）を４・さ
くする構成が要求される。この条件を満足させるために
、ゲート・ダイオードＤ，，Ｄ２は端子間容量の少ない
ものを使用すると共に、入力信号伝送線路Ｌｅに余計な
擾乱を与えないダイオードＤ，，Ｄ２の配置形式をとり
、また正負のバランスのとれたサンプリング・パルスｐ
＋，ｐ‐をゲート回路に入力させるようにしなければな
らない。従来のサンプリング・ゲート回路は、伝送線路
として、同軸線路（図３ａ参照）とマイクロ・ストリッ
プ線路（図３ｂ参照）を用いて構成されている。

被測定信号伝送線路Ｌｅとサンプリング・パルス伝送線
路Ｌｓに同軸線路を用いた場合、被測定信号とサンプリ
ング・パルスの伝送に関しては優れているが、正負のサ
ンプリング・パルスｐ＋，ｐ−は独立した経路を通って
サンプリング・ゲート回路に入力するため正負のサンプ
リング・パルスｐ十，ｐ‐の非対称成分は信号伝送線路
Ｌｅに漏れて比較的大きなキック・アウト・パルスとな
る。また、マイクロ・ストリップ線路を用いた図３ｂの
如きサンプリング・ゲート回路は、被測定信号の伝送効
率が悪化するだけでなく、図４に示すようにゲート・ダ
イオードＤｎの配置方向が信号伝送線路Ｌｅの電界方向
と一致しないため、サンプリング効率が低下しＳＷＲが
増加することとなり、超高周波帯のサンプリング・ゲー
ト回路として用いるには適していない。さらに、上記の
二構造においては、メモリ・コンデンサＥ，，Ｅ２を信
号伝送線路Ｌｅのグランドに直接接地させることが困難
である。

これはコンデンサＥ，，Ｅ２のグランド側電極に接続す
る部分は、サンプリング・パルス伝送線路Ｌｓを兼ねる
ため、少なくともサンプリング・パルス幅に相当する電
気長の二分の一に等しい距離はサンプリング・パルスｐ
＋，ｐ‐が接地されない構造とする必要があるためであ
る。これを実現するために、同軸線路の場合は、円錐形
のキャビテイを設けたり（ｌＥＥＥロａ船ｏｎｍｉ
ｃｒｏｗａｖｅＴｈｅｏひ＆Ｔｅｃｈｎｉｑｕｅｓ、
ｖｏｌ．１４“ＳａｍｐｌｉｎｇＣｂｃｉｌｌｏｓｃ
ｏｐｅｓ＆ｏｔｈｅｒＲＦｓ＄ｔｅｍｓ：ＤＣ
ｔｈｒｏｕｇｈＸ−母ｎｄ’’）、マイクロ・スト
リップ線路の場合は、スロット・ラインを用いた構造（
ｌＥＥＥｔｒａｎｓｏｎｓｏｌｉｄ−ｓねｔｅｃｉｒ
ｃｕｉｔｓ、ｖｏｌ．７“Ｂｒｏａｄ−Ｂｏｎｄｍｉｎ
ＦｉｌｍＳｉｇ肌Ｓａｍｐｌｅｒ’’）の例があるが、
前者は回路が複雑な立体構成となり、製作が困難となる
。また後者の回路ではスロット・ラインにサンプリング
・パルスを効率良く入力させることが困難となっている
。本発明は従来のサンプリング・ゲート回路の欠点を除
去し、製作容易で高周波特性に優れたサンプリング・ゲ
ート回路を提供するものである。

以下図面を用いて本発明を詳細に説明する。本発明によ
るサンプリング・ゲート回路の構成断面図を、図５ａに
示す。図示の三本のストリップＡ，Ｂ，Ｃが伝送線路を
構成し、ゲート・ダイオードＤ，，Ｄ２とメモリ・コン
デンサＥ，，Ｅ２はＡ，ＢとＢ，Ｃの各ストリップ間に
そのストリップ方向と垂直に配置されている。ゲート・
ダイオードＤ，，Ｄ２とメモリ・コンデンサＥ，，Ｅ２
およびこれらが接続された位置近傍のストリップＡ，Ｂ
，Ｃがサンプリング・ゲート回路を構成する。被測定信
号伝送線路ＬｅはストリップＢを中心ストリップとし、
ストリップＡ，Ｃをグランドとした、いわゆるトリ・プ
レート型ストリップ線路である。本来のトリ・プレート
型ストリップ線路はグランド面を無限に広げたものであ
るが、トリ・プレート型ストリップ線路は電磁界の集中
に優れているため、中心ストリップの数倍の広さのグラ
ンド面をとれば実用上問題ないことが明らかにされてい
る。本発明は上記トリ・プレート型ストリップ線路の特
徴を生かし、サンプリング・パルスを伝送するための二
枚のストリップ線路Ｌ，Ｌ２を図６（Ｌ２は図示せず）
のようにストリップＡ，Ｃに接続してグランド面を構成
するストリップＡ，Ｃをサンプリング・パルス伝送線路
Ｌｓの一部として仮想接地面Ｇを持ったマイクロ・スト
リップ線路の構成としている点にある。図６には、主と
してストリップＡ，Ｂに関連する部分が示されている。
次に図６の例について、サンプリング動作を説明する。

被測定信号１は通常同軸線路（図６には図示せず）によ
りストリップＡ，Ｂ，Ｃに入力される。この同軸線路の
終端部は中心導体がストリップＢの先端部燈，に、また
外部導体がストリップＡの先端部Ａ，とストリップＣ（
図６には図示せず）の先端部Ｃ，に接続され、被測定信
号は同軸線路からトリ・プレート型ストリップ線路へ伝
送される。一般に同軸線路からストリップ線路に伝送線
路を変換すると、いわゆるフリンジングフィールドが発
生し伝送特性を劣化させる場合が多いが、トリ・プレー
ト型ストリップ線路の場合は図５ｂに示す如く、同軸線
路と電磁場の形状（ＴＥＭ波としての線路断面に於ける
電磁界形状）が類似しており、伝送特性の劣化はほぼ無
視できるように変換部を製作することができる。被測定
信号１はストリップＢを中心ストリップとし、ストリッ
プＡ及びＣをグランドプレーンとして伝送される。なお
トリ・プレート型ストリップ線路のグランドプレーンＡ
及びＣは徐々に狭くなりＡ２及びＣ２（Ｃ２は図示せず
）で中心ストリップＢの約４倍の幅となり、その幅を保
つたままダイオードＤ，，Ｄ２及びキャパシタＥ，及び
Ｅ２（ただしＤ２及びＥ２は図示せず）がマウントミれ
ているサンプリング・ゲート部Ａ３，Ｂ３及びＣ３（Ｃ
３は図示せず）に被測定信号を伝送する。サンプリング
・ゲート部を通過した被測定信号１は、以後Ａ，からＡ
３，Ｂ，からＢ３及びＣ，からＣ３までの形状とほぼ同
じ形状のものを逆方向に配置した形状を有するトリ・プ
レート型ストリップ線路を伝播し、Ａ５，Ｂ及びＣ５で
他方の側の同軸線路に接続される。

尚、Ａ４及びＣ４（Ｃ４は図示せず）はグランドプレー
ンを構成するストリップＡ及びＣの幅が広くなる箇所を
示す。ダイオードＤ，，Ｄ２及びキャパシタＥ，，Ｅ２
がマウントされているトリ・プレート型ストリップ線路
部込３，耳及びＣ３（Ｃ３は図示せず）のＡ３及びＣ３
にはストリップ線路Ｌ及びＬ２（Ｌ２は図示せず）が接
続され、Ｌの他端には正のサンプリング・パルスｐ＋が
、またＬの他様にはｐ十と同じ振幅を持つ負のサンプリ
ング・パルスｐ‐（ｐ‐は図示せず）が入力される。こ
のｐ十及びｐ‐のサンプリング・パルスは伝送方向断面
に対し第５図ｃに示す電気力線を持ち、ストリップ線路
Ｌ及びＬはＬとＬの中間を仮想接地面Ｇとしたマイクロ
・ストリップ線路を構成している。サンプリング・パル
スｐ＋及びｐ‐がサンプリング・ゲート部Ａ３及びＣ３
（Ｃ３は図示せず）に入力し、キャパシタＥ．及びＥ２
（Ｅ２は図示せず）を通ってダイオードＤ，及びＤ２（
Ｄ２は図示せず）に加わると、ダイオードＤ，及びＤ２
はサンプリング・パルスの時間幅だけ導通し、キヤパシ
タＥ，及びＥ２にはサンプリング・パルスがサンプリン
グ・ゲート部に入力した時にトリ・プレート型ストリッ
プ線路のゲート部Ａ３，Ｂ３，Ｃ３を伝播している被測
定信号の瞬時値に比例した電荷が蓄積される。なお、サ
ンプリング・ゲート部に入力したサンプリング・パルス
は、一部はストリップ線路Ｌ，及びＬ２に反射され、一
部はトリ・プレート線路のストリップＡ及びＣを伝播す
る。

サンプリング・ゲートがサンプリング・パルスの時間幅
だけ駆動される為には、サンプリング・パルスの立上り
部がサンプリング・パルス伝送線路の不連続部で反射さ
れ再びゲート部に戻ってくる迄の時間よりサンプリング
・パルスの時間幅が狭いことが必要である。この為Ｌ，
，Ｌ２のストリップの電気長とんからん及びんからん迄
のストリップ（及び図示しないがＣ３からＣ２及びＣ３
からＣ４迄のストリップ）の電気長は、サンプリング・
パルスの時間幅の１／沙〆上の長さとなっている。また
、図６においては、サンプリング・パルスを入力するマ
イクロ・ストリップ線路Ｌ，及びＬ２をサンプリング・
ゲート部のトリ・プレート型ストリップ線路のグランド
プレーン用ストリップん及びＣ３に接続したが、この接
続箇所はサンプリング・ゲート部に限定する必要はなく
、Ｌは図６におけるんからＡ４のストリップの任意の箇
所、例えばＡ３とへの中間に接続しても良い。

ただし、ストリップ線路Ｌ２もＣ３とＡ４の中間に接続
する。その時は接続箇所とＡ４間及びＣ４間のストリッ
プの電気長をサンプリング・パルスの時間幅の１／沙〆
上にとる必要がある。また、ストリップ線路Ｌ，とスト
リップＡ及びストリップ線路ＬとストリップＣで方向性
結合器を形成し、ストリップ線路ＬとＬをストリップＡ
とＣに直接接続することなく、ストリップＡ及びＣに正
及び負のサンプリング・パルスを励振ごせても良い。以
上の如き構成によれば、前述したサンプリング・ゲート
回路が具備すべき条件を実現することができる。

第１に図５ａに示すゲート・ダイオードＤ・，Ｄ２とメ
モリ・コンデンサＥ，，Ｅ２を、被測定信号およびサン
プリング・パルスｐ＋，ｐ‐の電界方向に、かつ電界の
集中した場所に配置することができる。

これは、図５ｂ，ｃに示すトリ・プレート型ストリップ
線路とマイクロ・ストリップ線路の断面における電界図
から明らかである。このダイオードとコンデンサの配置
により、効率よくサンプリング出力をとり出して広帯域
のサンプリング・ゲート回路を製作することができる。
第２に適当な特性インピーダンス（例えば５００）の伝
送線路を構成する場合、図５ａに示すマイクロ・ストリ
ップ線路のストリップＡ，Ｃの幅は、トリ・プレート型
ストリップ線路の中心ストリップＢに比し数倍の広さ（
使用する誘導体により異なってくる）に設定できる。

故にマイクロ・ストリップ線路を構成するストリップＡ
，Ｃは、トリ・プレート型ストリップ線路の無限幅を持
つグランド面とほぼ等価になるので、メモリ・コンデン
サＥ，，Ｅ２の綾地されるべき電極を、直援被測定信号
伝送線路Ｌｅのグランド面に接地させることが可能であ
り、ダイオードとコンデンサを漏れた被測定信号のサン
プリング・ゲート回路の周波数特性に及ぼす悪影響を少
なくすることができる。第３に、サンプリング・パルス
伝送線路は、図５ａに示すように、二枚の平行なストリ
ップＡ，Ｃ及びストリップ線路Ｌ，Ｌ２で構成される。

この構成によりストリップ線路Ｌ，，Ｌ及びストリップ
Ａ，Ｃで伝送されるサンプリング・パルスｐ＋，ｐ−の
逆相分は、ストリップＡ，Ｃの中間を仮想接地面Ｇとし
た低インピーダンスのマイクロ・ストリップ線路で効率
よく伝送されるが、同相分はきよう体等をグランドとし
た高インピーダンス線路となって伝送効率が悪化する。
このためサンプリング・パルスｐ＋，ｐ‐のアンバラン
ス成分の損失が増大し、ゲート・ダィオード‘こは正負
バランスのとれたサンプリング・パルスｐ＋，ｐ−が入
力されて、キック・アウト・パルスの発生を小さなもの
とすることができる。第４に、伝送線路をストリップ線
路で構成しているため、回路素子は通常用いられるマイ
クロ波用プリント板や談議導体上にエッチング技術や膜
（薄膜や厚膜）技術もしくはチップをアセンブルするこ
と等で容易に製作することができ、複雑な機構部品を伴
なつた立体回路の構成を避けることができる。

尚ゲート・ダイオードやメモリ・コンデンサ等は、適当
な基板（多くはストリップ線路を製作するものと同じ材
質）上に製作後ストリップ線路を構成する譲亀体に設け
られた穴の中にリボンもしくはワィアボンデイングで、
簡単に配置することができる。以上のように、本発明に
よれば、簡単な回路構成で高周波特性の優れたサンプリ
ング・ゲート回路を実現することができ、ＩＣ技術の発
達により開発された膜技術もしくはアセンプル技術を用
いることにより製作が容易な回路構成となっている。

【図面の簡単な説明】

図１は本発明の対象となるサンプリング・ゲートの回路
図、図２は伝送線路の断面と好ましい素子の配置関係図
、図３ａ，ｂは従来のサンプリング・ゲート回路の構成
図、図４はマイクロ・ストリップ線路を用いたサンプリ
ング・ゲート回路の電界分布図、図５ａは本発明による
サンプリング・ゲート回路の断面図、図５ｂは本発明に
おける被測定信号伝送線路の断面と電界分布図、図５ｃ
は本発明におけるサンプリング・パルス伝送線路の断面
と電界分布図、図６は本発明の実施例の主要部を示す斜
視略図である。１・・・・・・入力信号、Ｌｅ・・・・・・信号伝送線
路、Ｌｓ・・・・・・サンプリング・パルス伝送線路、
Ｚ。・・・・・・信号伝送線路の特性インピーダンス、Ｒ・
・・・・・終端抵抗器、ｐ十，ｐ‐……サンプリング・
パルス、Ｄ，，Ｄ２，Ｄｎ・”…ゲート・ダイオード、
Ｅ，，Ｅ２，Ｅｎ……メモリ・コンデンサ、Ａ，Ｂ，Ｃ
……ストリップ、Ｇ・…・・仮想接地面、し，Ｌ２…・
・・ストリップ線路、Ａ，，Ａ２，Ａ３，Ａ４，ん・・
・・・・ストリップＡの各部、Ｂ，，Ｂ３，Ｂ・・…・
ストリップＢの各部、Ｃ，，Ｃ５・…・・ストリップＣ
の各部。函ｌ図２図３図４図５図６

Claims

【特許請求の範囲】

１被測定信号が伝播する信号伝送線路と、前記信号伝
送線路に接続されるサンプリング手段と、前記サンプリ
ング手段を動作せしめるサンプリング・パルスを伝播す
るサンプリング・パルス伝送線路とによって構成される
サンプリング・ゲート回路において、前記信号伝送線路
をトリプレート型ストリツプ線路により構成し、また前
記サンプリング・パルス伝送線路を二枚の平行ストリツ
プ線路により構成して前記サンプリング手段が接続され
る前記トリプレート型ストリツプ線路の個所のグランド
面が前記平行ストリツプ線路と一致するようにし、さら
に前記サンプリング手段の一対のダイオードと一対のコ
ンデンサが前記二種の伝送線路の電界方向に配置される
ように構成したことを特徴とするサンプリング・ゲート
回路。