JPS60669A - デイジタル信号変調記録回路 - Google Patents
デイジタル信号変調記録回路Info
- Publication number
- JPS60669A JPS60669A JP10788183A JP10788183A JPS60669A JP S60669 A JPS60669 A JP S60669A JP 10788183 A JP10788183 A JP 10788183A JP 10788183 A JP10788183 A JP 10788183A JP S60669 A JPS60669 A JP S60669A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- signal
- bit
- dsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はディジタル信号を磁気テープや磁気ディスクに
記録再生するためのディジタル信号の変復調方式の改良
に関する。とくにＮ几２信号をＮＲＺＩ信号に変換して
記録する方式に関する。
記録再生するためのディジタル信号の変復調方式の改良
に関する。とくにＮ几２信号をＮＲＺＩ信号に変換して
記録する方式に関する。
Ｎ ｎ Ｚ （Ｎｏｎ−几ｅｔｕｒｎ ｔｏ ｚｅｒｏ
）信号は第１図（Ｂ）に示すごとく、入力情報の１”と
ｆｌ ＯＩＩをそれぞれ信号振幅のハイレベルとローレ
ベルに対応させる方式である。またＮ几ＺＩ（ＮＯｎ−
Ｉ（ｌｅｔｕｒｎ ｔｏ ７．ｅｒａ Ｉｎｖｅｒｓｅ
）信号は第１図（Ｃ）に示すごとく、入力情報の１”
をレベル変化ありに対応させ、０”をレベル変化なしに
対応させるものである。ＮＲＺ信号を使用した場合、入
力データに１゛または０”が連続するパターンが発生す
ると低周波成分の極めて多いパルスとなる。このような
信号をＶＴＲ等のようにロータリートランスを介して授
受すると信号の直流及び低周波成分が遮断されるため、
サグなどの波形歪が発生する。さらに、符号識別に必要
なタイミング信号（クロック）はデータの変化点から抽
出するが、上記したような１１″又は６０”が連続する
符号の場合には、このクロックの再生も困難になる。こ
れらの原因で、ＮＲ，Ｚ信号では１”又は０”が連続す
ると、この付近で符号誤り（エラー）が発生する確率が
旨くなる。また、ＮＲＺＩ信号の場合には元のデータ中
に０”の連続があると上述したＮ几Ｚ信号の場合と同じ
問題が発生する。
）信号は第１図（Ｂ）に示すごとく、入力情報の１”と
ｆｌ ＯＩＩをそれぞれ信号振幅のハイレベルとローレ
ベルに対応させる方式である。またＮ几ＺＩ（ＮＯｎ−
Ｉ（ｌｅｔｕｒｎ ｔｏ ７．ｅｒａ Ｉｎｖｅｒｓｅ
）信号は第１図（Ｃ）に示すごとく、入力情報の１”
をレベル変化ありに対応させ、０”をレベル変化なしに
対応させるものである。ＮＲＺ信号を使用した場合、入
力データに１゛または０”が連続するパターンが発生す
ると低周波成分の極めて多いパルスとなる。このような
信号をＶＴＲ等のようにロータリートランスを介して授
受すると信号の直流及び低周波成分が遮断されるため、
サグなどの波形歪が発生する。さらに、符号識別に必要
なタイミング信号（クロック）はデータの変化点から抽
出するが、上記したような１１″又は６０”が連続する
符号の場合には、このクロックの再生も困難になる。こ
れらの原因で、ＮＲ，Ｚ信号では１”又は０”が連続す
ると、この付近で符号誤り（エラー）が発生する確率が
旨くなる。また、ＮＲＺＩ信号の場合には元のデータ中
に０”の連続があると上述したＮ几Ｚ信号の場合と同じ
問題が発生する。
これらの問題を解決するため、従来から幾つかの方式が
提案されている。この代表例の１つに、データをＡＩピ
ントごとにグ１１／ゴｌ；１．．．．．１−ノｌ ｌ’
＋ ＋／）Ｎピットのデータを′０”及び１”の連続す
ることのないＮビットのデータに対応させる方式がある
。ここで、Ｍ、Ｎは任意の正読数であり、Ｍ〈Ｎを満た
すものである。この方式の１つに８ビツトのデータを１
０ビツトのデータに変換する方式（８／１０変換）があ
る。これは、８ビツトのデータ（２８＝２５６パターン
）を１０ビツトのデータ（２”＝１０２４パターン）の
中の直流平衡のとれたデータ、すなわちｎ Ｏｕと１”
の数がともに５個のパターン（＋ｏＣｓ ＝ ２５２
）に対応させる方式である。しかし４個のノくターンに
ついては直流平衡のとれないパターンを１吏う必要があ
る。またこの方式ではデータレートが１０／８＝１．２
５と約２５％増加するという問題がある。さらにこの符
号はブロック符号であるため１ビツトのエラーが発生し
ても、再生では１ブロツク８ビツトのエラーとなるとい
う問題がある。
提案されている。この代表例の１つに、データをＡＩピ
ントごとにグ１１／ゴｌ；１．．．．．１−ノｌ ｌ’
＋ ＋／）Ｎピットのデータを′０”及び１”の連続す
ることのないＮビットのデータに対応させる方式がある
。ここで、Ｍ、Ｎは任意の正読数であり、Ｍ〈Ｎを満た
すものである。この方式の１つに８ビツトのデータを１
０ビツトのデータに変換する方式（８／１０変換）があ
る。これは、８ビツトのデータ（２８＝２５６パターン
）を１０ビツトのデータ（２”＝１０２４パターン）の
中の直流平衡のとれたデータ、すなわちｎ Ｏｕと１”
の数がともに５個のパターン（＋ｏＣｓ ＝ ２５２
）に対応させる方式である。しかし４個のノくターンに
ついては直流平衡のとれないパターンを１吏う必要があ
る。またこの方式ではデータレートが１０／８＝１．２
５と約２５％増加するという問題がある。さらにこの符
号はブロック符号であるため１ビツトのエラーが発生し
ても、再生では１ブロツク８ビツトのエラーとなるとい
う問題がある。
捷た、Ｎピットのデータに１ビツトの冗長ビットを付加
してデータの極性をコントロールするという方法がある
。これは、１ブロツク前までのＯ”と１″のデータの重
みの累積１直 （Ｄｉｇｉｔａｌ Ｓｕｍ ｖａｌｕｅ 以下ＤＳＶと
呼ぶ）を計算しておき°、常にこの値が零に近付くよう
にデータをコントロールするものである。たとえば”１
”を＋１に、”０″を−１に対応させて累積値Ｄ８Ｖを
計算し、もし現在のブロックが同符号の場合は反転し、
逆に異符号の場合にそのまま使用する。さらにこの状態
を示すコントロールビットをブロックの先頭に付加する
ものである、第１図（ｄ）に０”を付加してそのま１出
力する場合を、（ｅ）に１”を付加してデータを反転し
た場合を示す。この結果、ＤＳＶがほぼ零にコントロー
ルされるが、コントロールビットに誤りが発生すると１
ブロツクのデータすべてが誤りとなるという問題がある
。
してデータの極性をコントロールするという方法がある
。これは、１ブロツク前までのＯ”と１″のデータの重
みの累積１直 （Ｄｉｇｉｔａｌ Ｓｕｍ ｖａｌｕｅ 以下ＤＳＶと
呼ぶ）を計算しておき°、常にこの値が零に近付くよう
にデータをコントロールするものである。たとえば”１
”を＋１に、”０″を−１に対応させて累積値Ｄ８Ｖを
計算し、もし現在のブロックが同符号の場合は反転し、
逆に異符号の場合にそのまま使用する。さらにこの状態
を示すコントロールビットをブロックの先頭に付加する
ものである、第１図（ｄ）に０”を付加してそのま１出
力する場合を、（ｅ）に１”を付加してデータを反転し
た場合を示す。この結果、ＤＳＶがほぼ零にコントロー
ルされるが、コントロールビットに誤りが発生すると１
ブロツクのデータすべてが誤りとなるという問題がある
。
また、上記の方法とほぼ同じ構成で、最後にＮＲＺＩ信
号に変換するという方法がある。第１図（ｆ）は６０”
を付加してＮ几ＺＩ信号に変換する場合、（ωは１”を
付加してＮＲＺＩ変換する場合の例である。この方法も
ＤＳＶを計算しておき、現在のブロックを加えた重みが
零に近づくよう咳コントロールするものである。
号に変換するという方法がある。第１図（ｆ）は６０”
を付加してＮ几ＺＩ信号に変換する場合、（ωは１”を
付加してＮＲＺＩ変換する場合の例である。この方法も
ＤＳＶを計算しておき、現在のブロックを加えた重みが
零に近づくよう咳コントロールするものである。
この場合、１ビツトのエラーは再生においては２゛ビツ
トエラーとなるだけで、エラー〇伝搬が防げるという利
点がある。
トエラーとなるだけで、エラー〇伝搬が防げるという利
点がある。
これらのＤＳＶをコントロールする方法においては、あ
る程度の′０”又は１”の連続を許容しなければならな
い。たとえば上記のように８ビツトのデータに１ビツト
の冗長ビットを付加してＤＳＶをコントロールする場合
、約２０個同じ符号が連続する可能性がある。、第２図
にＮＵＬＺ Ｉ信号に変換した最悪パターンの例を示す
。（ａ）は入′Ｉノデータ、（ｂ）はＮＲＺＩに変換し
たパターン、（Ｃ）は重みの累積値ＤＳＶをアナログ的
に示した波形である。
る程度の′０”又は１”の連続を許容しなければならな
い。たとえば上記のように８ビツトのデータに１ビツト
の冗長ビットを付加してＤＳＶをコントロールする場合
、約２０個同じ符号が連続する可能性がある。、第２図
にＮＵＬＺ Ｉ信号に変換した最悪パターンの例を示す
。（ａ）は入′Ｉノデータ、（ｂ）はＮＲＺＩに変換し
たパターン、（Ｃ）は重みの累積値ＤＳＶをアナログ的
に示した波形である。
但し１ワード前までのＤＳＶは零であると仮定する。（
ａ）のようなＮ几２信号が入力されると、（ｂ）のよう
に変換される。したがってＤＳＶだけでデータをコント
ロールすると同符号のデータが連続する可能性があり、
局所的なサグが発生しクロックの抽出が困難になるとい
う問題があった。
ａ）のようなＮ几２信号が入力されると、（ｂ）のよう
に変換される。したがってＤＳＶだけでデータをコント
ロールすると同符号のデータが連続する可能性があり、
局所的なサグが発生しクロックの抽出が困難になるとい
う問題があった。
本発明の目的は、上記したＤＳＶのコントロールだけの
場合に発生する同符号の連続を検出する回路を設け、同
符号が連続する場合Ｄ８Ｖのコントロールを中断する変
調回路を提供することにある。この結果、ＤＳＶは幾分
増加するが同符号の連続は大幅に低減するこ、とができ
る。
場合に発生する同符号の連続を検出する回路を設け、同
符号が連続する場合Ｄ８Ｖのコントロールを中断する変
調回路を提供することにある。この結果、ＤＳＶは幾分
増加するが同符号の連続は大幅に低減するこ、とができ
る。
Ｎ几ＺＩ信号に変換したデータ中に同符号が連続するの
は、変換前のＮ几Ｚデータ中に０”が連続し、かつコン
トロールピットが０”とな−る場合である。したがって
、１ブロツク（ワード）前の後半部のデータと現在のブ
ロックの前半部のデータ中に１”があるがどうかを検出
しもし１″が全くない場合には、コントロールビットを
無条件に１”としてＮＲ，Ｚ Ｉ変換すれば同符号のデ
ータの連続を禁止することができる。
は、変換前のＮ几Ｚデータ中に０”が連続し、かつコン
トロールピットが０”とな−る場合である。したがって
、１ブロツク（ワード）前の後半部のデータと現在のブ
ロックの前半部のデータ中に１”があるがどうかを検出
しもし１″が全くない場合には、コントロールビットを
無条件に１”としてＮＲ，Ｚ Ｉ変換すれば同符号のデ
ータの連続を禁止することができる。
以下、本光明の一実施例を第３図により説明する。なお
、１ブロツクが８ピツトで、これを９ビツトのデータに
変換する場合を示す。
、１ブロツクが８ピツトで、これを９ビツトのデータに
変換する場合を示す。
１は直列並列変換回路、２，３はラッチ回路、４は８−
９ ＮＲＺＩ変換回路、５は全零検出回路、６は並列直
列変換回路、７はＤ８Ｖ肝算回路である。
９ ＮＲＺＩ変換回路、５は全零検出回路、６は並列直
列変換回路、７はＤ８Ｖ肝算回路である。
８ビツトの直列データＳｉを直列並列変換回路１に入力
して並列データＡに変換する（Ａｌ〜Ａ８）。このデー
タＡをラッチ回路２に取り込み、東にラッチ回路２の出
力テ〜りＢ（Ｂｉ〜１３８）をラッチ回路３に取り込む
。これらの回路の一例を第４図に示す。直列並列変換回
路１としてはシフトレジスタを使用すればよい。この取
り込みのクロックは直列データに同期したクロックＰで
行なう。このクロックＰを分周回路１１で８分周したり
四ツクＱでラッチ回路２．３を動作させる。
して並列データＡに変換する（Ａｌ〜Ａ８）。このデー
タＡをラッチ回路２に取り込み、東にラッチ回路２の出
力テ〜りＢ（Ｂｉ〜１３８）をラッチ回路３に取り込む
。これらの回路の一例を第４図に示す。直列並列変換回
路１としてはシフトレジスタを使用すればよい。この取
り込みのクロックは直列データに同期したクロックＰで
行なう。このクロックＰを分周回路１１で８分周したり
四ツクＱでラッチ回路２．３を動作させる。
この結果、データＣ（Ｃ１〜Ｃ８）、Ｂ（１３１〜Ｂ８
）、Ａ（Ａｌ〜Ａ８）の順番に並ぶことになる。以下で
は、Ｂを変換データ、Ｃを１ワード前のデータ、Ａを次
のデータとよぶ。
）、Ａ（Ａｌ〜Ａ８）の順番に並ぶことになる。以下で
は、Ｂを変換データ、Ｃを１ワード前のデータ、Ａを次
のデータとよぶ。
次に第３図に示すようにこれらのラッチデータＡ、Ｂ、
Ｃを全零検出回路５に入力し、零の連続個数を検出する
。第５図に全零検出回路５の一例を示す。５１，５１，
５３．５４はＮＯＲ回路、５７．５９は０几回路、５６
．５８はＡＮＤ回路である。、１ソード前のデータＣの
後半のデータ′０５〜Ｃ８と、現在のデータＢの前半の
データＢ１〜Ｂ４をＮＯＲ回路５７に入力して全零かど
うかを判定する。もしこれらのデータが全零の場合には
ＮＯＲ回路５７の出力ｇｉｎ：″１”となる。
Ｃを全零検出回路５に入力し、零の連続個数を検出する
。第５図に全零検出回路５の一例を示す。５１，５１，
５３．５４はＮＯＲ回路、５７．５９は０几回路、５６
．５８はＡＮＤ回路である。、１ソード前のデータＣの
後半のデータ′０５〜Ｃ８と、現在のデータＢの前半の
データＢ１〜Ｂ４をＮＯＲ回路５７に入力して全零かど
うかを判定する。もしこれらのデータが全零の場合には
ＮＯＲ回路５７の出力ｇｉｎ：″１”となる。
このデータのとり方は、上述したように前のデータＣの
後半４ビツトと現在のデータＢの前半４ビツトにする必
要はなく、たとえばそれぞれ５ピツト、５ピツトの計１
０ビットの零を検出してもよい。
後半４ビツトと現在のデータＢの前半４ビツトにする必
要はなく、たとえばそれぞれ５ピツト、５ピツトの計１
０ビットの零を検出してもよい。
このＮＯＲ回路５７の出力ｇが１”の場合、後に述べる
ＤＳＶの制御を停止し、ワード間の接峨ビットを強制的
に”ｌ”にする。この結果、接続部にまたがる９ビツト
すべてが０”となることを禁止することができる。
ＤＳＶの制御を停止し、ワード間の接峨ビットを強制的
に”ｌ”にする。この結果、接続部にまたがる９ビツト
すべてが０”となることを禁止することができる。
また、変換データＢが全零で、かつ１ワード前の後半の
３ビツト（Ｃ６，Ｃ７，Ｃ８）がすべて零、１ワード後
の前半の３ピツト（ＡＩ、Ａ２゜Ａ３）がすべて零の場
合には変換データとしては、最悪１６ビツト同符号のデ
ータが続く可能性がある。したがって変換データＢが全
零の場合にだけは、別にＤＳＶの制御を停止したｔｌう
がよい。このためまずＮＯＲ回路５２．５３においてＢ
のデータが全零であるかどうかを検出する。もしＢが全
零の場合にはｂとＣが共に１”となり、これをＡＮＤ回
路５６によりＡ Ｎ Ｉ）をとるとｆはｌ”となる。ま
た、ｌワード前の後半の２ピツトＣ７゜Ｃ８と、１ワー
ド後の前半の２ビットＡｔ、Ａ２をＮＯＲ回路５１に入
力してすべてが零かどうかを調べる。もしこれらのデー
タが、全１５零の場合にはＮＯＲ回路５１の出力ａは１
”となる。このデータａとＡＮＤ回路５６の出力ｆをＡ
ＮＤ回路５８に入力する。この結果、変換データ１３と
前後１ピットの計１０ビット、さらに変換時の冗長ビッ
ト２ビツトの合計１２ビット以上同符号が続く場合には
ＡＮＤ回路５８の出力１１が１”となる。
３ビツト（Ｃ６，Ｃ７，Ｃ８）がすべて零、１ワード後
の前半の３ピツト（ＡＩ、Ａ２゜Ａ３）がすべて零の場
合には変換データとしては、最悪１６ビツト同符号のデ
ータが続く可能性がある。したがって変換データＢが全
零の場合にだけは、別にＤＳＶの制御を停止したｔｌう
がよい。このためまずＮＯＲ回路５２．５３においてＢ
のデータが全零であるかどうかを検出する。もしＢが全
零の場合にはｂとＣが共に１”となり、これをＡＮＤ回
路５６によりＡ Ｎ Ｉ）をとるとｆはｌ”となる。ま
た、ｌワード前の後半の２ピツトＣ７゜Ｃ８と、１ワー
ド後の前半の２ビットＡｔ、Ａ２をＮＯＲ回路５１に入
力してすべてが零かどうかを調べる。もしこれらのデー
タが、全１５零の場合にはＮＯＲ回路５１の出力ａは１
”となる。このデータａとＡＮＤ回路５６の出力ｆをＡ
ＮＤ回路５８に入力する。この結果、変換データ１３と
前後１ピットの計１０ビット、さらに変換時の冗長ビッ
ト２ビツトの合計１２ビット以上同符号が続く場合には
ＡＮＤ回路５８の出力１１が１”となる。
したがつでｈ及びｇを０几回路５９に入力してＯＲ，を
とシ（Ｆ）、これをＤＳＶ制御の停止信号とする。
とシ（Ｆ）、これをＤＳＶ制御の停止信号とする。
次に、８−９ ＮＲ，ＺＩ変換回路４、変列直、列変換
回路６、Ｄ８Ｖ計算回路７の一例を第６図に示すっ８−
９ ＮＲＺＩ変換回路４としては、リードオンリーメモ
リー（ＲＯＭ）を使えばよい。この入力としては変換デ
ータＢ、ＤＳＶ停止信号Ｆ、ＤＳＶの符号ビットＧであ
る。もしＤＳＶ停止信号Ｆが０”の場合、ＤＳＶが零に
近づくようにデータを変換する。また８−９ＮＲＺＩ変
換回路４がらは、変換後のＮＲＺＩデータＤの他に、１
ワードの重みの計算値ＥをＤＳＶ計算回路７に出力する
。この回路では、ワードの重みＥを積算することにより
ＤＳＶを計算する。これはＲＯＭを使ってもよいし、デ
ィジタルの加算器を使ってもよい。ＤＳＶ計算回路７か
らは、ＤＳＶが正か負かという結果Ｇを８−９ ＮＲＺ
Ｉ変換回路４に出力する。
回路６、Ｄ８Ｖ計算回路７の一例を第６図に示すっ８−
９ ＮＲＺＩ変換回路４としては、リードオンリーメモ
リー（ＲＯＭ）を使えばよい。この入力としては変換デ
ータＢ、ＤＳＶ停止信号Ｆ、ＤＳＶの符号ビットＧであ
る。もしＤＳＶ停止信号Ｆが０”の場合、ＤＳＶが零に
近づくようにデータを変換する。また８−９ＮＲＺＩ変
換回路４がらは、変換後のＮＲＺＩデータＤの他に、１
ワードの重みの計算値ＥをＤＳＶ計算回路７に出力する
。この回路では、ワードの重みＥを積算することにより
ＤＳＶを計算する。これはＲＯＭを使ってもよいし、デ
ィジタルの加算器を使ってもよい。ＤＳＶ計算回路７か
らは、ＤＳＶが正か負かという結果Ｇを８−９ ＮＲＺ
Ｉ変換回路４に出力する。
さて、もし全零検出回路５の出力データＦがｎ ＩＩＩ
の場合には、ＤＳＶの制御を停止し冗長ビットを１”と
じ−ｃＮＲＺＩ変換するようにＲＯＭのテーブルを規定
しておく。この結果第２図の（ｂ）。
の場合には、ＤＳＶの制御を停止し冗長ビットを１”と
じ−ｃＮＲＺＩ変換するようにＲＯＭのテーブルを規定
しておく。この結果第２図の（ｂ）。
（Ｃ）の点線で示したように、変換後のデータのＯ１１
連続が禁止され、最大１２ビツトに制御され、かつＤＳ
Ｖがコントロールされる。
連続が禁止され、最大１２ビツトに制御され、かつＤＳ
Ｖがコントロールされる。
以上に述べた例は、ブロックにまたがるＩＴ Ｏ１１連
続を８ビツトなどに選んでいるが、これに制限されるも
ではなく、何ビットに選んでもよい。
続を８ビツトなどに選んでいるが、これに制限されるも
ではなく、何ビットに選んでもよい。
また、ＮＲＺＩ変換された並列９ピツトのデータを並列
直列変換回路６に入力し、元のクロックＰの９／８倍の
クロックＭ（たとえばＰＬＬ回路で発生させる。）によ
シ転送すれば直列データＳ。
直列変換回路６に入力し、元のクロックＰの９／８倍の
クロックＭ（たとえばＰＬＬ回路で発生させる。）によ
シ転送すれば直列データＳ。
として出力することができる。
以上述べたように、本発明によればＮ几Ｚ信号をＮＲＺ
Ｉ（Ｕ号に変換する場合、１ビツトの冗長ビットを付加
してＤＳＶを制御し、かつ特定パターンが発生した場合
このＤＳＶの制御を停止することにより同符号の連続を
一定以下に制限することができる。この結果クロック信
号の抽出が極めて容易になる。、また１）８Ｖの制御を
やめても直流および低成分の増加はわずかであり問題と
はならない。なお前後の条件にもよるが、逆に直流およ
び低周波成分を低減できる状態も生じる場合もある。
Ｉ（Ｕ号に変換する場合、１ビツトの冗長ビットを付加
してＤＳＶを制御し、かつ特定パターンが発生した場合
このＤＳＶの制御を停止することにより同符号の連続を
一定以下に制限することができる。この結果クロック信
号の抽出が極めて容易になる。、また１）８Ｖの制御を
やめても直流および低成分の増加はわずかであり問題と
はならない。なお前後の条件にもよるが、逆に直流およ
び低周波成分を低減できる状態も生じる場合もある。
ｍ１図は、ＤＳＶをコントロールした信号波形のいくつ
かの例、第２図はＮＲＺＩ信号でＤＳｖを制御した場合
に発生する最悪ノくターンの例、第３図は、本発明の一
実施例をブロック図で示した図、第４図は、直列並列変
換回路、ラッチ回路の一例を示す図、第５図は全零検出
回路の一例である。 第６図は８−９Ｎ几ＺＩ変換回路、並列直列変換回３５ ％＋ 図 （ＩＩ） ／ θ ／／／／ θ ρ 第 ２ 口 第 ３ 図 第 ４− 図 横浜市戸塚区吉田町２９２番地日 立ビデオエンジニアリング株式 ■出 願 人 日立電子株式会社 東京都千代田区神田須田町１丁 目２３番２号 ３９８−
かの例、第２図はＮＲＺＩ信号でＤＳｖを制御した場合
に発生する最悪ノくターンの例、第３図は、本発明の一
実施例をブロック図で示した図、第４図は、直列並列変
換回路、ラッチ回路の一例を示す図、第５図は全零検出
回路の一例である。 第６図は８−９Ｎ几ＺＩ変換回路、並列直列変換回３５ ％＋ 図 （ＩＩ） ／ θ ／／／／ θ ρ 第 ２ 口 第 ３ 図 第 ４− 図 横浜市戸塚区吉田町２９２番地日 立ビデオエンジニアリング株式 ■出 願 人 日立電子株式会社 東京都千代田区神田須田町１丁 目２３番２号 ３９８−
Claims (1)
- 【特許請求の範囲】 １、入力のＮＲＺ信号をＮＲＺＩ信号に変換してディジ
タル信号を記録する方式において、Ｍ（正の１庄数）ビ
ットのデータをＭ＋１ビットのデータに変換する回路と
、過去のデータの重みの累積値と現在のデータの重みの
和が零に近付くようにコントロールビットを付加してＮ
ＲＺＩ信号に変換する回路と、１ブロツク前の後半部の
データと現在のブロックの前半部のデータ中に含まれる
１″の個数が零の場合、前記累積値の制御を停止させコ
ントロールビットを”１”としてＮＲＺＩ信号に変換す
ることを特徴としたディジタル信号変調記録回路。 ２、ｔ＋！ｊ許請求の範囲第１項記載のディジタル信号
変調回路において、変換データが全部でかつ１ワード前
及び１ワード後のデータ中の零の数が一定以上の場合に
も、前記累積値の制御を停止させコントロールビットを
１”としてＮＲＺ Ｉ信号に変換することを特徴とした
ディジタル信号変調記録回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10788183A JPS60669A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調記録回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10788183A JPS60669A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調記録回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60669A true JPS60669A (ja) | 1985-01-05 |
Family
ID=14470447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10788183A Pending JPS60669A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調記録回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60669A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0828247A3 (en) * | 1996-09-09 | 1999-09-01 | Sony Corporation | Equipment for transmitting data and method of the same |
-
1983
- 1983-06-17 JP JP10788183A patent/JPS60669A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0828247A3 (en) * | 1996-09-09 | 1999-09-01 | Sony Corporation | Equipment for transmitting data and method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4499454A (en) | Method and apparatus for encoding a digital signal with a low DC component | |
| JPS61104370A (ja) | ３値記号列を磁気媒体上に記録する装置 | |
| US5537422A (en) | Synchronization signal detector, synchronization signal detecting method and demodulator | |
| JPH0648589B2 (ja) | 情報記憶サブシステム用の非同期データ・チャネル | |
| JPH05266600A (ja) | ２値符号記録媒体 | |
| US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
| JPH0472921A (ja) | 符号変調方法 | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| JPS60669A (ja) | デイジタル信号変調記録回路 | |
| JPS61196469A (ja) | デイジタル変調方法 | |
| JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
| JPH0462216B2 (ja) | ||
| JPS62272726A (ja) | 符号化回路 | |
| US3623078A (en) | Information handling system especially for magnetic recording and reproducing of digital data | |
| JPS61222072A (ja) | デイジタル磁気記録再生装置 | |
| US5548284A (en) | Information recording and/or reproduction apparatus | |
| JP3135646B2 (ja) | ２進ビット流の処理装置 | |
| JPS5994214A (ja) | デイジタル信号記録装置 | |
| JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
| JPH0480576B2 (ja) | ||
| US3618043A (en) | Information-handling system especially for magnetic recording and reproducing of digital data | |
| JPS6069943A (ja) | コ−ド変換方式 | |
| JP3013366B2 (ja) | ディジタル変調回路及び復調回路 | |
| JP2870060B2 (ja) | 符号化方法 | |
| JPS60114053A (ja) | 符号変換方式 |