JPS60678B2 - 電子時打回路 - Google Patents
電子時打回路Info
- Publication number
- JPS60678B2 JPS60678B2 JP8351577A JP8351577A JPS60678B2 JP S60678 B2 JPS60678 B2 JP S60678B2 JP 8351577 A JP8351577 A JP 8351577A JP 8351577 A JP8351577 A JP 8351577A JP S60678 B2 JPS60678 B2 JP S60678B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- resistor
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は電子的に時報を行う回路に関する。
従釆のこの種の回路としては、例えば第１図に示される
ごとき回路が用いられる。図において、１は入力端子で
時打ち間隔を定めるため、一定の間隔をおいて整列する
時報パルスを入力端子１に加える。このパルスはトラン
スフアゲート２（例えばアンドゲート）を介してトラン
スフアゲート３に加えられる。４はパルス発生回路で一
定の周期をもってパルスを発生し、このパルスは前述の
トランスフアゲート３に与えられる。
ごとき回路が用いられる。図において、１は入力端子で
時打ち間隔を定めるため、一定の間隔をおいて整列する
時報パルスを入力端子１に加える。このパルスはトラン
スフアゲート２（例えばアンドゲート）を介してトラン
スフアゲート３に加えられる。４はパルス発生回路で一
定の周期をもってパルスを発生し、このパルスは前述の
トランスフアゲート３に与えられる。
このトランスフアゲート３を通過した信号は、トランジ
スタ５，６により電力増幅され、スピーカ７より時報が
報せられる。この回路では、パルスが音声化されており
トかつ高周波成分を含んだ音であるため心よい音を発す
ることができない。第２図は第１図の従来例を改良した
ものであって、第１図の回路と本質的に異なる点は、前
記のトランスファーゲート２の出力端子とアース間に抵
抗８、コンデンサ９の並列回路を挿入したこと、並びに
前記トランスファーゲート３とトランジスタ５，６の間
に、トランジスター０で構成されるバッファ増幅器及び
コンデンサー１、可変抵坑１２よりなるローパスフィル
ター１３を挿入したことにある。
スタ５，６により電力増幅され、スピーカ７より時報が
報せられる。この回路では、パルスが音声化されており
トかつ高周波成分を含んだ音であるため心よい音を発す
ることができない。第２図は第１図の従来例を改良した
ものであって、第１図の回路と本質的に異なる点は、前
記のトランスファーゲート２の出力端子とアース間に抵
抗８、コンデンサ９の並列回路を挿入したこと、並びに
前記トランスファーゲート３とトランジスタ５，６の間
に、トランジスター０で構成されるバッファ増幅器及び
コンデンサー１、可変抵坑１２よりなるローパスフィル
ター１３を挿入したことにある。
この回路においては、前記抵抗８、コンデンサ９の並列
回路によって減衰された前記時報パルスと前記クロック
パルス発生回路４の出力パルス列が前記‐トランスファ
ーゲート３に与えられる。従って前記クロツクパルス発
生回路４の出力パルス列は、前記トランスファーゲート
３を通過する際、減衰列に整形される。前記クロックパ
ルスの減衰列は、前記トランジスタバッファ１０に与え
られ、インピーダンス変換され、さらに前記トランジス
タバッファ１０の出力がコンデンサー１、可変抵抗１２
の並列回路でなるローパスフィルタ１３に与えられる。
前記のトランジスタバッファ１川ま、入力インピーダン
スが高く、出力インピーダンスが低いため「前記のトラ
ンスファーゲート３とローパスフイルタ１３を回路的に
分離している。前記のローパスフィルタ１３で正弦波に
変換されたクロックパルスの減衰列がトランジスタ５，
６で電力増幅され、前記スピーカ７が時打音を発する。
しかしながら、前記のローパスフィルタ１３は損失が大
きく、又前記のバッファー０１こよる回路的分離が不完
全で前記コンデンサ１１に蓄積された電荷が、前記ク。
回路によって減衰された前記時報パルスと前記クロック
パルス発生回路４の出力パルス列が前記‐トランスファ
ーゲート３に与えられる。従って前記クロツクパルス発
生回路４の出力パルス列は、前記トランスファーゲート
３を通過する際、減衰列に整形される。前記クロックパ
ルスの減衰列は、前記トランジスタバッファ１０に与え
られ、インピーダンス変換され、さらに前記トランジス
タバッファ１０の出力がコンデンサー１、可変抵抗１２
の並列回路でなるローパスフィルタ１３に与えられる。
前記のトランジスタバッファ１川ま、入力インピーダン
スが高く、出力インピーダンスが低いため「前記のトラ
ンスファーゲート３とローパスフイルタ１３を回路的に
分離している。前記のローパスフィルタ１３で正弦波に
変換されたクロックパルスの減衰列がトランジスタ５，
６で電力増幅され、前記スピーカ７が時打音を発する。
しかしながら、前記のローパスフィルタ１３は損失が大
きく、又前記のバッファー０１こよる回路的分離が不完
全で前記コンデンサ１１に蓄積された電荷が、前記ク。
ックパルスの減衰列に悪影響を与える等々の欠点があっ
た。本発明は、アクティブフィル夕を用いることによっ
て、上記の欠点を除去し、時報出力として１次の正弦波
が得られる電子時打回路を提供することを目的とする。
た。本発明は、アクティブフィル夕を用いることによっ
て、上記の欠点を除去し、時報出力として１次の正弦波
が得られる電子時打回路を提供することを目的とする。
以下第３図乃至第４図によって本発明を詳述する。
第３図に本発明の時打回路を示す。
図において時報パルスが印加されるィンバータ１，の入
力端子を、トランスファーゲートＧ，の制御入力端子Ｐ
，に前記ィンバー夕１，の出力端子を前記トランスファ
ーゲート○，の制御入力端子Ｐ２にそれぞれ接続すると
共に、直流電源ＶＢの正極を抵坑Ｒ，を介して前記トラ
ンスファーゲートＧ，の入力端子に接続し、前記トラン
スファーゲート○，の出力端子を第２のトランスファー
ゲート○２の入力端子に接続する。また、前記トランス
ファーゲート○，の出力端子は、抵抗Ｒ２、コンデンサ
Ｃ，の並列回路を介して接地されている。前記のィンバ
ータ１，、トランスファーゲートＧ．、抵抗Ｒ，．Ｒ２
、コンデンサＣ，は減衰回路ＡＴＴを構成しており、前
記ィンバータ１，の入力端子に、第４図イに示すデジタ
ル時計よりの時報出力パルスが印加されると、前記トラ
ンスファーゲートＧ，が開成され、前記抵抗Ｒ２、コン
デンサＣ，の並列回路に、第４図口に示す時報出力パル
スの減衰パルス出力が得られる。前記の抵抗Ｒ，を変化
させれば、前記減哀パルスの立ち上がり特性が制御出来
る。前記第２のトランスファーゲート０２の制御入力端
子Ｐ２′は第２のインバーター２の出力端に接続され、
制御入力端子Ｐ，′が前記第２のィンバー夕１２の入力
端子に接続されると共に、クロックパルス発生回路ＣＬ
Ｋの出力端子に接続されており、前記のトランスフアゲ
ートＧ２、インバータ１２はゲート回路ＯＡＴを構成し
ている。前記のクロツクパルス発生回路ＣＬＫは、ィン
バータ１３，１４，１５を継続し、前記インバータ１３
入力端子を、抵坑Ｒ４を介して前記ィンバータ１４の入
力端子に接続すると共に、コンデンサＣ２を介して前記
ィンバータＬの出力端子に接続した構成されており、第
４図ハに示した如き一定周期のパルスを発生する。前記
第２のトランスファーゲートＧ２の出力端子は「 トラ
ンジスタＴｒ２のベースに接続されている。なお、前記
トランジスタＴｒ２のベースは抵抗Ｒ３を介して接地さ
れている。前記トランスファーゲートＧ，の出力端子よ
り、前記第２のトランスフアーゲ−トＧ２の入力端子に
第４図口のような前記の減衰パルスが印加されると、前
記ゲート回路ＯＡＴの前記第２のトランスファーゲート
Ｇ２が開成しト前記のクロックパルス発生回路ＣＬＫの
クロックパルスの減衰波形、即ち第４図ニのような次第
に減衰するクロックパルス列が前記トランジスタＴｒ２
のベースに印加される。前記の減衰パルスはクロックパ
ルスによって変調されたことになる。前記のトランジス
タＴｒ２は、コレクタが抵坊戊５を介して前記直流電源
Ｖもの正極に接続され、ェミッタは抵抗Ｒ７とコンデン
サＣ３の直列回路素子と抵抗ＲＬとの並列回路を介して
接地されている。前記トランジスタ回路ＡＣＦはアクテ
ィブフィルターであり、トランジスタＴｒ２の入力パル
スが前記の抵抗Ｒ６、抵坑Ｒ７、コンデンサＣ３よりな
る共振回路の共振周波数ではトランジスタＴｒ２が導通
し、電流が流れるが、前記の共振回路数以外の場合は、
非導通である。従って前記トランジスタＴｒ２のベース
に、前記の減衰クロックパルス列が印加されると、前記
アクティブフィルターＡＣＦのトランジスタＴｒ２が前
記クロツクパルス列の周波数に共振して導通し、前記抵
抗Ｒ６，Ｒ７とコンデンサＣ３よりなる並列回路の共振
回路で決まる周波数の正弦波を第４図木の如く発生する
。前記トランジスタＴｒ２のコレクタは抵抗Ｒ８を介し
て電力増幅回路ＰのトランジスタＴｒ３のベースに接続
されている。前記電力増幅回路Ｐはダーリングトン接続
されたトランジスタＴｒ３，Ｔｒ４のコレクタが、スピ
ーカＳＰを介して前記直流電源ＶＢの正極に接続され、
前記トランジスタＴｒ４のェミツタが抵抗Ｒ９を介して
接地されている。前記アクティブフィルタＡＣＦのトラ
ンジスタＴｒ２の出力は前記電力増幅回路Ｐで電力増幅
され、前記スピーカＳＰから正弦波の時打音が放射され
る。叙上のように本発明の電子時打回路は、アクティブ
フィルターを用いたことにより、Ａ．自然音に近い心よ
い時打音が得られる。
力端子を、トランスファーゲートＧ，の制御入力端子Ｐ
，に前記ィンバー夕１，の出力端子を前記トランスファ
ーゲート○，の制御入力端子Ｐ２にそれぞれ接続すると
共に、直流電源ＶＢの正極を抵坑Ｒ，を介して前記トラ
ンスファーゲートＧ，の入力端子に接続し、前記トラン
スファーゲート○，の出力端子を第２のトランスファー
ゲート○２の入力端子に接続する。また、前記トランス
ファーゲート○，の出力端子は、抵抗Ｒ２、コンデンサ
Ｃ，の並列回路を介して接地されている。前記のィンバ
ータ１，、トランスファーゲートＧ．、抵抗Ｒ，．Ｒ２
、コンデンサＣ，は減衰回路ＡＴＴを構成しており、前
記ィンバータ１，の入力端子に、第４図イに示すデジタ
ル時計よりの時報出力パルスが印加されると、前記トラ
ンスファーゲートＧ，が開成され、前記抵抗Ｒ２、コン
デンサＣ，の並列回路に、第４図口に示す時報出力パル
スの減衰パルス出力が得られる。前記の抵抗Ｒ，を変化
させれば、前記減哀パルスの立ち上がり特性が制御出来
る。前記第２のトランスファーゲート０２の制御入力端
子Ｐ２′は第２のインバーター２の出力端に接続され、
制御入力端子Ｐ，′が前記第２のィンバー夕１２の入力
端子に接続されると共に、クロックパルス発生回路ＣＬ
Ｋの出力端子に接続されており、前記のトランスフアゲ
ートＧ２、インバータ１２はゲート回路ＯＡＴを構成し
ている。前記のクロツクパルス発生回路ＣＬＫは、ィン
バータ１３，１４，１５を継続し、前記インバータ１３
入力端子を、抵坑Ｒ４を介して前記ィンバータ１４の入
力端子に接続すると共に、コンデンサＣ２を介して前記
ィンバータＬの出力端子に接続した構成されており、第
４図ハに示した如き一定周期のパルスを発生する。前記
第２のトランスファーゲートＧ２の出力端子は「 トラ
ンジスタＴｒ２のベースに接続されている。なお、前記
トランジスタＴｒ２のベースは抵抗Ｒ３を介して接地さ
れている。前記トランスファーゲートＧ，の出力端子よ
り、前記第２のトランスフアーゲ−トＧ２の入力端子に
第４図口のような前記の減衰パルスが印加されると、前
記ゲート回路ＯＡＴの前記第２のトランスファーゲート
Ｇ２が開成しト前記のクロックパルス発生回路ＣＬＫの
クロックパルスの減衰波形、即ち第４図ニのような次第
に減衰するクロックパルス列が前記トランジスタＴｒ２
のベースに印加される。前記の減衰パルスはクロックパ
ルスによって変調されたことになる。前記のトランジス
タＴｒ２は、コレクタが抵坊戊５を介して前記直流電源
Ｖもの正極に接続され、ェミッタは抵抗Ｒ７とコンデン
サＣ３の直列回路素子と抵抗ＲＬとの並列回路を介して
接地されている。前記トランジスタ回路ＡＣＦはアクテ
ィブフィルターであり、トランジスタＴｒ２の入力パル
スが前記の抵抗Ｒ６、抵坑Ｒ７、コンデンサＣ３よりな
る共振回路の共振周波数ではトランジスタＴｒ２が導通
し、電流が流れるが、前記の共振回路数以外の場合は、
非導通である。従って前記トランジスタＴｒ２のベース
に、前記の減衰クロックパルス列が印加されると、前記
アクティブフィルターＡＣＦのトランジスタＴｒ２が前
記クロツクパルス列の周波数に共振して導通し、前記抵
抗Ｒ６，Ｒ７とコンデンサＣ３よりなる並列回路の共振
回路で決まる周波数の正弦波を第４図木の如く発生する
。前記トランジスタＴｒ２のコレクタは抵抗Ｒ８を介し
て電力増幅回路ＰのトランジスタＴｒ３のベースに接続
されている。前記電力増幅回路Ｐはダーリングトン接続
されたトランジスタＴｒ３，Ｔｒ４のコレクタが、スピ
ーカＳＰを介して前記直流電源ＶＢの正極に接続され、
前記トランジスタＴｒ４のェミツタが抵抗Ｒ９を介して
接地されている。前記アクティブフィルタＡＣＦのトラ
ンジスタＴｒ２の出力は前記電力増幅回路Ｐで電力増幅
され、前記スピーカＳＰから正弦波の時打音が放射され
る。叙上のように本発明の電子時打回路は、アクティブ
フィルターを用いたことにより、Ａ．自然音に近い心よ
い時打音が得られる。
Ｂ．従来例のように、受動フィルターを用いた場合必然
的におきる整合の問題が解消し、回路設計に自由度が増
す。等々の顕著な効果を奏する。
的におきる整合の問題が解消し、回路設計に自由度が増
す。等々の顕著な効果を奏する。
第１図ー第２図は従釆の電子時打回路図、第３図は本発
明の電子時打回路図、第４図は同動作波形図である。 １・・・・・・入力端子、２，３・・・・・・トランス
フアゲート、４・・・・・・パルス発生回路、５，６・
・・・・・トランジスタ、７・・…・スピーカ、８・・
・・・・抵抗、９・・・・・・コンデンサ、１０……ト
ランジスタ、１１……コンデンサ、１２・…・・可変抵
抗、１３・・・・・・ローパスフィルタ、１，〜１５…
…インバータ、Ｔｒ２〜Ｔｒ４……トランジスタ、Ｇ，
〜Ｇ２・・・…トランスフアゲート、Ｐ，，Ｐ２，Ｐ，
′，Ｐ２′……トランスファーゲートの制御入力端子、
Ｒ（〜Ｒ９・・・・・・抵抗、Ｃ，〜Ｃ３・・…・コン
デンサ、ＳＰ…・・・スピーカ、ＶＢ・・・・・・直流
電源、ＡＴＴ・・・・・・減衰回路、ＣＬＫ・・・…ク
ロックパルス発生回路、ＣＡＴ・′・・・・ゲート回路
、ＡＣＦ・・…・アクティブフィルター、Ｐ・・・・・
・電力増幅回路。 第１図第２図 第３図 第４図
明の電子時打回路図、第４図は同動作波形図である。 １・・・・・・入力端子、２，３・・・・・・トランス
フアゲート、４・・・・・・パルス発生回路、５，６・
・・・・・トランジスタ、７・・…・スピーカ、８・・
・・・・抵抗、９・・・・・・コンデンサ、１０……ト
ランジスタ、１１……コンデンサ、１２・…・・可変抵
抗、１３・・・・・・ローパスフィルタ、１，〜１５…
…インバータ、Ｔｒ２〜Ｔｒ４……トランジスタ、Ｇ，
〜Ｇ２・・・…トランスフアゲート、Ｐ，，Ｐ２，Ｐ，
′，Ｐ２′……トランスファーゲートの制御入力端子、
Ｒ（〜Ｒ９・・・・・・抵抗、Ｃ，〜Ｃ３・・…・コン
デンサ、ＳＰ…・・・スピーカ、ＶＢ・・・・・・直流
電源、ＡＴＴ・・・・・・減衰回路、ＣＬＫ・・・…ク
ロックパルス発生回路、ＣＡＴ・′・・・・ゲート回路
、ＡＣＦ・・…・アクティブフィルター、Ｐ・・・・・
・電力増幅回路。 第１図第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １ 入力パルスの減衰パルス出力を与える減衰回路ＡＴ
Ｔと、前記減衰回路の出力とクロツクパルス発生器の出
力が与えられるゲート回路ＧＡＴと、前記ゲート回路出
力が与えられるとトランジスタのアクテイブフイルター
ＡＣＦと、前記アクテイブフイルターの出力を電力増幅
してスピーカを駆動する電力増幅回路Ｐとを備えること
を特徴とする電子時打回路。 ２ アクテイブフイルターＡＣＦのトランジスタは、コ
レクタが抵抗を介して直流電源に接続され、エミツタは
並列共振回路を介して接続され、ベースが抵抗を介して
接地されてなる特許請求の範囲第１項記載の電子時打回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351577A JPS60678B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351577A JPS60678B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5419783A JPS5419783A (en) | 1979-02-14 |
| JPS60678B2 true JPS60678B2 (ja) | 1985-01-09 |
Family
ID=13804611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351577A Expired JPS60678B2 (ja) | 1977-07-14 | 1977-07-14 | 電子時打回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60678B2 (ja) |
-
1977
- 1977-07-14 JP JP8351577A patent/JPS60678B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5419783A (en) | 1979-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120637Y2 (ja) | ||
| US4139842A (en) | Audible alarm unit | |
| JPS60678B2 (ja) | 電子時打回路 | |
| JPS60116800U (ja) | 補聴器 | |
| CN210202074U (zh) | 模拟蜂鸣器电路和电子设备 | |
| JPS602638Y2 (ja) | 打鐘音発生装置 | |
| JPS602639Y2 (ja) | 打鐘音発生装置 | |
| SU1231534A1 (ru) | Имитатор пени птиц | |
| JPH0535615Y2 (ja) | ||
| JPH0238022B2 (ja) | ||
| JPS6213114Y2 (ja) | ||
| JPH0522960Y2 (ja) | ||
| JPS60680B2 (ja) | 電子時打回路 | |
| JPS584151Y2 (ja) | 電子楽器のミユ−テイング回路 | |
| JPS6310671U (ja) | ||
| JPS6370717U (ja) | ||
| JPS5854193U (ja) | Ｍｆｂスピ−カのブリツジ検出回路 | |
| JPS60679B2 (ja) | 電子時打回路 | |
| JPS5917591A (ja) | 圧電発音素子の駆動回路 | |
| JPS5816931U (ja) | 三角波発生回路 | |
| JPS58138996U (ja) | 電子楽器の打楽器音発生回路 | |
| JPS63193708A (ja) | 電気信号駆動回路 | |
| JPS62121836U (ja) | ||
| JPS58137087U (ja) | 蚊撃退器 | |
| JPS5837212U (ja) | ミユ−テイング回路 |