JPS6068414A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS6068414A JPS6068414A JP17620683A JP17620683A JPS6068414A JP S6068414 A JPS6068414 A JP S6068414A JP 17620683 A JP17620683 A JP 17620683A JP 17620683 A JP17620683 A JP 17620683A JP S6068414 A JPS6068414 A JP S6068414A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- circuit
- gate
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔究明の利用分野〕
本発明は基準電圧発生回路に係り１特に、減反に対して
安定な基早鵡圧を得ることのできる基準゛４電圧生回路
に関する。
安定な基早鵡圧を得ることのできる基準゛４電圧生回路
に関する。
従来の基準電圧発生回路の一例として、ＩＥＥＥＪｏｕ
ｒｈａｌ ｏｆ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕ
ｉｔ、 ＶＯＩ、 Ｓ Ｃ−１３，ｈｏ、 ６． ｐ、
ｐ、７６７−７７４．１）ｅｃ、１９７８”’Ｃ＜ＤＢ
、 Ａ、 Ｂ１ａｕｓｃｈｉｌｄ他によるｒＡＮｅＷＮ
ＭＯ８Ｔｅｗｐｅｒａｔｕｒｅ−８ｔａｂｌｅ Ｖｏｌ
ｔａｇｅｌ（、ｅｆｅｒｅｎｃｅＪで第１図の回路が提
案されている。
ｒｈａｌ ｏｆ ５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕ
ｉｔ、 ＶＯＩ、 Ｓ Ｃ−１３，ｈｏ、 ６． ｐ、
ｐ、７６７−７７４．１）ｅｃ、１９７８”’Ｃ＜ＤＢ
、 Ａ、 Ｂ１ａｕｓｃｈｉｌｄ他によるｒＡＮｅＷＮ
ＭＯ８Ｔｅｗｐｅｒａｔｕｒｅ−８ｔａｂｌｅ Ｖｏｌ
ｔａｇｅｌ（、ｅｆｅｒｅｎｃｅＪで第１図の回路が提
案されている。
図に２いて、ｌｌはデプレンショ／形ＮＭＯ８素子であ
ｆｉ、１２はエンハンスメント形ＮＭＯ８素子でめる。
ｆｉ、１２はエンハンスメント形ＮＭＯ８素子でめる。
ＭＯ８素子ｌｌと抵抗１３の直列回路およびＭＯ８累子
ｌ２と抵抗１４の直列回路は並列に越続され、その一端
は′屯ＴＭ、−圧端子２に接続され、他端は定−流源２
０に接続されている。抵抗１３とＭＯ８累子１ｌの嵌成
点と、抵抗１４とＭＯ８系子１２の皮就点とは、演算増
幅器２１に接続されている。演算増１隔器２０の出力は
、ＭＯ８緒子１ＺＧりゲート１Ｃ帰還され、ｍｏｓ素子
１１と１２のそれぞれのドレイン・ンース電圧を等しく
するように制御しておシ、抵抗１３と１４のイ７ピーダ
／スを等しくすることによ！Ｄ、ＭＯ８素子１１と１２
に２の２の流れる電流を等しくしている。ＭＯ８素子１
１のゲートを接地することにより、ＭＯ８素子１２のゲ
ートに接続された出力端子から、ＭＯ８素子１１と１２
のゲート−ンース電圧差全基準成圧として得ている。
ｌ２と抵抗１４の直列回路は並列に越続され、その一端
は′屯ＴＭ、−圧端子２に接続され、他端は定−流源２
０に接続されている。抵抗１３とＭＯ８累子１ｌの嵌成
点と、抵抗１４とＭＯ８系子１２の皮就点とは、演算増
幅器２１に接続されている。演算増１隔器２０の出力は
、ＭＯ８緒子１ＺＧりゲート１Ｃ帰還され、ｍｏｓ素子
１１と１２のそれぞれのドレイン・ンース電圧を等しく
するように制御しておシ、抵抗１３と１４のイ７ピーダ
／スを等しくすることによ！Ｄ、ＭＯ８素子１１と１２
に２の２の流れる電流を等しくしている。ＭＯ８素子１
１のゲートを接地することにより、ＭＯ８素子１２のゲ
ートに接続された出力端子から、ＭＯ８素子１１と１２
のゲート−ンース電圧差全基準成圧として得ている。
ところで、ＭＯ８素子のゲート・ンース電圧をＶｔ、、
シきい通圧全ＶｔｈＸ芙効移ｗＪ匿をμ、チャネル長を
Ｌ１チャネル幅をＷ１単位面積当）のゲート容址をＣ０
工とすると、ＭＯ８累子０飽和領域動作時のドレイン４
流Ｉｄは、 と表わされ心。従って、ゲート・ソース１圧Ｖ ｚ ｓ
は、 となる。
シきい通圧全ＶｔｈＸ芙効移ｗＪ匿をμ、チャネル長を
Ｌ１チャネル幅をＷ１単位面積当）のゲート容址をＣ０
工とすると、ＭＯ８累子０飽和領域動作時のドレイン４
流Ｉｄは、 と表わされ心。従って、ゲート・ソース１圧Ｖ ｚ ｓ
は、 となる。
（３）
第１図で、ＭＯ８素子１１．１２のしきい直圧をＶｔ＋
＋Ｈ、ＶｔｈＩ２、実効’ｌｋ動ｅｋ μｔ＋、μ＋２
、チャネル長をＬｔ＋＋Ｌｔｔ、チャネル幅をＷ、、、
Ｗ、とする。
＋Ｈ、ＶｔｈＩ２、実効’ｌｋ動ｅｋ μｔ＋、μ＋２
、チャネル長をＬｔ＋＋Ｌｔｔ、チャネル幅をＷ、、、
Ｗ、とする。
ＭＯ８素子ｉｉ、１２に流れる′電流に寺しくなるため
、この電流を工とすると、ＭＯ８索子ｌｌと１２のゲー
ト・ソース電圧差でらる出力基準電圧Ｖｒ ＊ ｆ は
、（２）式より、 Ｖｒｅｒ ＝ （Ｖｔｈ、２−ｖＬ ｈｌｌ ）となる
。（３）式より、出力基準上圧の温度係数・・・・・・
（４） となる。
、この電流を工とすると、ＭＯ８索子ｌｌと１２のゲー
ト・ソース電圧差でらる出力基準電圧Ｖｒ ＊ ｆ は
、（２）式より、 Ｖｒｅｒ ＝ （Ｖｔｈ、２−ｖＬ ｈｌｌ ）となる
。（３）式より、出力基準上圧の温度係数・・・・・・
（４） となる。
実効移動度μの温度変化について考えると、夾効移ｄＪ
度μは絶対温度Ｔの指数関数で表わすことができる。従
って、温度Ｔ、のときの実効移動度をμ。、実効移動度
の温度指数をαとすると、実効＃動度μは、 と表わされる。（５）式よシ、実効移動度の温度係数Ｍ
Ｏ８素子で、格子散乱がキャリアの散乱を支配している
ため、実効＃−励度の製置指数αは理論的には−１，５
であシ実測値でも約−１，５と一定となる。従って、（
４）式へ（６）式を代入すると、出力基進となる。
度μは絶対温度Ｔの指数関数で表わすことができる。従
って、温度Ｔ、のときの実効移動度をμ。、実効移動度
の温度指数をαとすると、実効＃動度μは、 と表わされる。（５）式よシ、実効移動度の温度係数Ｍ
Ｏ８素子で、格子散乱がキャリアの散乱を支配している
ため、実効＃−励度の製置指数αは理論的には−１，５
であシ実測値でも約−１，５と一定となる。従って、（
４）式へ（６）式を代入すると、出力基進となる。
ＭＯ８素子１１．１２に流れる′−流■とその温第１図
の基準電圧発生回路では、定電流源２０の影響をなくす
ため、差動対のＭＯ８素子１１．１２うに、ＭＯ８素子
１１，１２０寸法比Ｗ／Ｌを決める。このときの出力基
準４圧Ｖｒ ＃ ｆと、その温度Ｖｒｅｔ＝（ＶｔｂＢ
Ｖｔム１．）・・・・・・・・・（８）となる。
の基準電圧発生回路では、定電流源２０の影響をなくす
ため、差動対のＭＯ８素子１１．１２うに、ＭＯ８素子
１１，１２０寸法比Ｗ／Ｌを決める。このときの出力基
準４圧Ｖｒ ＃ ｆと、その温度Ｖｒｅｔ＝（ＶｔｂＢ
Ｖｔム１．）・・・・・・・・・（８）となる。
ところで、しきい電圧差（Ｖｔｂ４２ ＶｔｂＨ）は若
干の温度係数を持っている。例えば、ＭＯ８素子１２の
チャネル部へ燐忙イオ／打込みして、ＭＯ８素子１１の
しきい１圧金小さくしてしさい電圧差（Ｖ＝ｈ１ｚ Ｖ
ｔｂ＋ｔ ） ｋ得た場合、しきい電圧差（ＶｔｈＩ２
ＶｔｂＨ）は０．５ ｍ Ｖ／ ＣＣＤｆＭＪｌ係ｉ
’を持つ。従って、基準電圧Ｖｒ ＊ ｆも若干の温度
係数金持つことになる。
干の温度係数を持っている。例えば、ＭＯ８素子１２の
チャネル部へ燐忙イオ／打込みして、ＭＯ８素子１１の
しきい１圧金小さくしてしさい電圧差（Ｖ＝ｈ１ｚ Ｖ
ｔｂ＋ｔ ） ｋ得た場合、しきい電圧差（ＶｔｈＩ２
ＶｔｂＨ）は０．５ ｍ Ｖ／ ＣＣＤｆＭＪｌ係ｉ
’を持つ。従って、基準電圧Ｖｒ ＊ ｆも若干の温度
係数金持つことになる。
ＭＯ８素子１１．１２の寸法比、定電流源２０の′成流
値２よびその温度係数を設定する必要がある。
値２よびその温度係数を設定する必要がある。
このため、定電流６ｇ２０は、電流の絶対値とその温度
係数を要求されるため、回路構成が複雑となる問題がめ
った。
係数を要求されるため、回路構成が複雑となる問題がめ
った。
本発明の目的は、温度安定な基準電圧を得ることのでき
る基準也圧尤生回路を提供するにある。
る基準也圧尤生回路を提供するにある。
本発明の特徴は、異なるしきい電圧を持つ同導電形の一
対のＭＯ８素子に、等しい直流を流したときのゲート・
ソース畦圧差を基準電圧として発生する基準電圧発生回
路に２いて、一対のＭＯ８素子ヘシ流直流給する足４流
源を一対のＭＯ８素子どちらか一方と同等′４形で、か
つ、しきい電圧と素子寸法の等しいＭＯ８素子二つの並
列回路とバイアス回路とで構成しｆｃことに１６゜以下
、本発明の一実施例を第２図によシ説明する。第２図に
２いて、３１．３２はＭｏＳ索子ｌ１２と同導電形で、
かつ、しきい電圧と素子寸法の等しいＭＯ８素子でめり
、３０はＭＯ８素子３０．３１へバイアス電圧を供給す
る定電圧源である。ＭＯ８素子３１．３２と冗成圧［３
０は定電流源として動作する。ＭＯ８素子３１．３２に
流れる成流工は、ＭＯ８素子３１．３２とＭＯ８素子１
２が同導電形で、かつ、同じしきい電圧と素子寸法でろ
るｋめ、ＭＯ８素子３１，３２０）（イアスミ圧をｙｂ
とすると、（１）式よりと表わすことができる。
対のＭＯ８素子に、等しい直流を流したときのゲート・
ソース畦圧差を基準電圧として発生する基準電圧発生回
路に２いて、一対のＭＯ８素子ヘシ流直流給する足４流
源を一対のＭＯ８素子どちらか一方と同等′４形で、か
つ、しきい電圧と素子寸法の等しいＭＯ８素子二つの並
列回路とバイアス回路とで構成しｆｃことに１６゜以下
、本発明の一実施例を第２図によシ説明する。第２図に
２いて、３１．３２はＭｏＳ索子ｌ１２と同導電形で、
かつ、しきい電圧と素子寸法の等しいＭＯ８素子でめり
、３０はＭＯ８素子３０．３１へバイアス電圧を供給す
る定電圧源である。ＭＯ８素子３１．３２と冗成圧［３
０は定電流源として動作する。ＭＯ８素子３１．３２に
流れる成流工は、ＭＯ８素子３１．３２とＭＯ８素子１
２が同導電形で、かつ、同じしきい電圧と素子寸法でろ
るｋめ、ＭＯ８素子３１，３２０）（イアスミ圧をｙｂ
とすると、（１）式よりと表わすことができる。
演算増幅器２１の働きによム抵抗１３，１４のインピー
ダンスが等しければ、ＭＯ８素子ｌｌ。
ダンスが等しければ、ＭＯ８素子ｌｌ。
１２には（１０）式の′直流が流れる／ヒめ、出力基準
電圧■１．！は（３）、（ｉｏ）式↓シ、・・・・・・
（１１） となる。（１１）式において、第２項目のとにより、μ
、ｉとμｍ、の温此依存性が同じである・・・・・・（
１２） となり、差動対のＭＯＢ素子１１．１２の寸法比圧が得
られる。
電圧■１．！は（３）、（ｉｏ）式↓シ、・・・・・・
（１１） となる。（１１）式において、第２項目のとにより、μ
、ｉとμｍ、の温此依存性が同じである・・・・・・（
１２） となり、差動対のＭＯＢ素子１１．１２の寸法比圧が得
られる。
Ｍｏ５ｓ子のしきい電圧は一２ｍＶ／Ｃ程度の温度係数
を持っている。それゆえ、ＭＯ８素子のしきい電圧の温
度係数よシ１桁程度小さい温度係ば、バイアス電圧の減
反係数全無視すること力１でとなるように差一対のＭ０
８素子１１，１２の寸できるため、温度安定な基準′１
圧を第２図の回路で実現することができ、回路が簡単と
なめ。
を持っている。それゆえ、ＭＯ８素子のしきい電圧の温
度係数よシ１桁程度小さい温度係ば、バイアス電圧の減
反係数全無視すること力１でとなるように差一対のＭ０
８素子１１，１２の寸できるため、温度安定な基準′１
圧を第２図の回路で実現することができ、回路が簡単と
なめ。
第３図は本発明の他の実施例奮示す。第３図に２いて、
抵抗３３．３４は直列接続され、一端は出力端子２へ接
続され、他端は接地されており、抵抗３３．３４の接続
点はＭＯ８素子３１．３２のゲートへ接続されている。
抵抗３３．３４は直列接続され、一端は出力端子２へ接
続され、他端は接地されており、抵抗３３．３４の接続
点はＭＯ８素子３１．３２のゲートへ接続されている。
ＭＯ８素子３１゜３２のバイアス電圧は、抵抗３３．３
４で出力成力を分圧することによ９得ており、ノ（イア
ス回路を抵抗３３．３４で構成している。出力電圧は温
度安定性が期待できるため、その分圧底圧も温ＩＬ安定
となる。従って、温度安定な）（イアス回路を抵抗２個
だけで構成することができ、基準電圧発生回路の回路構
成が簡単となる。
４で出力成力を分圧することによ９得ており、ノ（イア
ス回路を抵抗３３．３４で構成している。出力電圧は温
度安定性が期待できるため、その分圧底圧も温ＩＬ安定
となる。従って、温度安定な）（イアス回路を抵抗２個
だけで構成することができ、基準電圧発生回路の回路構
成が簡単となる。
番台 鎮９１匁 匣３園において、抵抗１ａ、１４の代
りに、ＭＯ８素子のゲートとドレインを接続したＭＯＳ
ダイオードを用いても同様の結果が得られる。
りに、ＭＯ８素子のゲートとドレインを接続したＭＯＳ
ダイオードを用いても同様の結果が得られる。
なお、図中１は入力端子である。
本発明によれば、差動対のＭＯ８素子のどちらか一方の
特性と、定電流源として用いるＭＯ８索子特性とを一致
できるので、製置安定な基準電圧が得られる。
特性と、定電流源として用いるＭＯ８索子特性とを一致
できるので、製置安定な基準電圧が得られる。
第１図は、基準磁圧発生回路の従来回路図、第２図、第
３図は、本発明の一実施例の基準電圧発生回路図でろる
。 １１・・・デプレツショ／形１ｖｌＯ８素子、１２，３
１゜３２・・・エノハンスメント形ＭＯ８素子、３０・
・・定第 １ 口 第Ｚ 図 第３図
３図は、本発明の一実施例の基準電圧発生回路図でろる
。 １１・・・デプレツショ／形１ｖｌＯ８素子、１２，３
１゜３２・・・エノハンスメント形ＭＯ８素子、３０・
・・定第 １ 口 第Ｚ 図 第３図
Claims (1)
- 【特許請求の範囲】 １、第Ｉ ＬＤＭＯＳ素子、第１）ＭＯ８素子と同導電
形でしきい電圧の異なる第２のＭＯ８素子、前記第１．
第２のＭＯ８素子に定電流を供給する定−流源、前記第
１．第２のＭＯ８素子に略同−の電流ｆｃ＊す手段から
なシ、前記第１．第２のＭＯＳバ子のゲート・ソース電
圧差を基準賦圧として出力端子より取り出す基準電圧発
生回路において、前記足−流源を前記第１又は第２のＭ
Ｏ８素子と同尋厄形で、かつしきい−圧と菓子寸法の等
しいＭｏＳ水子二つを並列接続したものと、バイアス回
路とよシｇ成されることを特徴とする基準゛厄圧元生回
路。 ２ 前記バイアス回路を出力′電圧の分圧回路により構
成することを特徴とする特許請求の範囲第１項記載の基
準′電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620683A JPS6068414A (ja) | 1983-09-26 | 1983-09-26 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17620683A JPS6068414A (ja) | 1983-09-26 | 1983-09-26 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068414A true JPS6068414A (ja) | 1985-04-19 |
Family
ID=16009474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17620683A Pending JPS6068414A (ja) | 1983-09-26 | 1983-09-26 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264315A (ja) * | 1986-05-12 | 1987-11-17 | Nec Corp | 基準電圧発生装置 |
| JPS6425220A (en) * | 1987-07-13 | 1989-01-27 | Ibm | Reference voltage generation circuit |
| KR20030012753A (ko) * | 2001-08-04 | 2003-02-12 | 허일 | 셀프 스타트-업 전압 안정화 회로 |
-
1983
- 1983-09-26 JP JP17620683A patent/JPS6068414A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264315A (ja) * | 1986-05-12 | 1987-11-17 | Nec Corp | 基準電圧発生装置 |
| JPS6425220A (en) * | 1987-07-13 | 1989-01-27 | Ibm | Reference voltage generation circuit |
| KR20030012753A (ko) * | 2001-08-04 | 2003-02-12 | 허일 | 셀프 스타트-업 전압 안정화 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| US7986499B2 (en) | Current limiting circuit and voltage regulator using the same | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US6100754A (en) | VT reference voltage for extremely low power supply | |
| EP0138823B2 (en) | A current source circuit having reduced error | |
| JPS5822423A (ja) | 基準電圧発生回路 | |
| CN108227809A (zh) | 一种基于亚阈区mos分压的高电源抑制比基准电路 | |
| CN210666511U (zh) | 一种超低功耗电压基准电路 | |
| JPH0640290B2 (ja) | 安定化電流源回路 | |
| JPH0625956B2 (ja) | 基準電圧源装置 | |
| US6127854A (en) | Differential comparator with stable switching threshold | |
| CN115357088B (zh) | 一种具有简易结构的低温度系数供电电路 | |
| US4267501A (en) | NMOS Voltage reference generator | |
| JPS6068414A (ja) | 基準電圧発生回路 | |
| CN107272811B (zh) | 一种低温度系数基准电压源电路 | |
| KR0132646B1 (ko) | 금속 산화물 반도체 트랜지스터를 이용한 전압/전류 변환 회로 | |
| JPH10229311A (ja) | Ｍｏｓ線形トランスコンダクタンスアンプ | |
| CN107479614B (zh) | 一种具有高电源抑制比的偏置电路 | |
| JP2550871B2 (ja) | Ｃｍｏｓ定電流源回路 | |
| US4420726A (en) | Voltage-followers with low offset voltages | |
| JPS6299817A (ja) | 定電圧回路 | |
| KR900011132A (ko) | 전류미러(current mirror) | |
| JPH0497405A (ja) | 定電流回路 | |
| JP4066411B2 (ja) | 光信号増幅回路 | |
| KR100286806B1 (ko) | 기준전압 발생회로 |