JPS6070495A - テンポ制御装置 - Google Patents
テンポ制御装置Info
- Publication number
- JPS6070495A JPS6070495A JP58178306A JP17830683A JPS6070495A JP S6070495 A JPS6070495 A JP S6070495A JP 58178306 A JP58178306 A JP 58178306A JP 17830683 A JP17830683 A JP 17830683A JP S6070495 A JPS6070495 A JP S6070495A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- tempo
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子鍵盤楽器のテンポ制御装置Ｈに関する
。
。
従来、電子鍵盤楽器にはテンポを変化させるためのボリ
ュームが設けられており、演奏前に、或いは演奏中に手
で操作してテンポを変化させている。
ュームが設けられており、演奏前に、或いは演奏中に手
で操作してテンポを変化させている。
このようにテンポを、ボリュームを手で操作することに
より変化させるため、両手ともに鍵操作して演奏してい
るときには、二方の手の鍵操作を中断しないかぎりテン
ポを変化させることはできず、演奏上不便な場合がある
。
より変化させるため、両手ともに鍵操作して演奏してい
るときには、二方の手の鍵操作を中断しないかぎりテン
ポを変化させることはできず、演奏上不便な場合がある
。
両手の鍵操作を中断することなく容易にテンポの調節が
行えるようにしたテンポ制御装置を提供することを目的
とする。
行えるようにしたテンポ制御装置を提供することを目的
とする。
鍵のタッチレスポンスを検出してそのタッチレスポンス
に応じて自動的にテンポ調節が行えるようにしたことで
ある。
に応じて自動的にテンポ調節が行えるようにしたことで
ある。
以下、図面を参照してこの発明の一実施例を説明する。
第１図において、１１．１２ 、”’、１ｎは夫々、針
盤のｎ個の部名々に１つづつ設けられているタッチレス
ポンス検出用のセンサであり、各センサ１１ 、Ｉｔ
、・・・、１ｎからはタッチレスポンスの大きさを表わ
す打電圧出力が出力して夫々ＰＲ（ピークホールトン回
路２に入力するはか、ｋｅｙ ｏｎ信号も出力してオア
ゲート３に入力する。なお、上記ｋｅｙ Ｏｎ伽号は図
示しないＣＰＵ（中央処理装置）に入力して処理され、
その楽音の生成のために利用されるが、このＣＰＵや楽
音生成回路は本願の要旨と関係しないので説明を省略す
る。
盤のｎ個の部名々に１つづつ設けられているタッチレス
ポンス検出用のセンサであり、各センサ１１ 、Ｉｔ
、・・・、１ｎからはタッチレスポンスの大きさを表わ
す打電圧出力が出力して夫々ＰＲ（ピークホールトン回
路２に入力するはか、ｋｅｙ ｏｎ信号も出力してオア
ゲート３に入力する。なお、上記ｋｅｙ Ｏｎ伽号は図
示しないＣＰＵ（中央処理装置）に入力して処理され、
その楽音の生成のために利用されるが、このＣＰＵや楽
音生成回路は本願の要旨と関係しないので説明を省略す
る。
オアゲート３の出力はインバータ４を介しリセット信号
としてＰＨ回路２に送られるほか、Ｐ■回路２の出力側
とＳ 、ＴＩ （サンプルホールド）回路５間に挿入さ
れたスイッチＳＷＩに直接与えられ、そのスイッチＳＷ
、を開閉制御するようになっている。
としてＰＨ回路２に送られるほか、Ｐ■回路２の出力側
とＳ 、ＴＩ （サンプルホールド）回路５間に挿入さ
れたスイッチＳＷＩに直接与えられ、そのスイッチＳＷ
、を開閉制御するようになっている。
Ｐ、Ｈ回路２は籾数の邸が同時操作された場合において
も、各センサ１．〜１ｎからの都電圧出力のうち最大レ
ベルのものをホールドする回路であり、その出力はスイ
ッチＳＷｌを介し８１■回路５により所定周期でサンプ
ルホールドされる。そしてＳＨ回路５の出力は電圧信号
■ｉｎとして基準電圧比較回路６に入力し、後述する基
準電圧ＶＲと、２つの電圧Ｖ＋ 、Ｖｚ （Ｖ＋ ＞Ｖ
ｚ ）とにおいて、Ｖｚ ）Ｖｉｎ、ｖ１≧Ｖ ｉ ｎ
≧Ｖ、、Ｖ：Ｌ２１．＞Ｖ、のうち、何れの関係にある
かを判別され、その判別結果は電圧信号Ｖｏｕｔとして
電圧制御型テンポ発振器７に入力する。このテンポ発振
器７は上記電圧信号■、ｏｕｔに応じて大、中、小の３
種類のテンポ信号を発生し、リズム回路８を駆動する。
も、各センサ１．〜１ｎからの都電圧出力のうち最大レ
ベルのものをホールドする回路であり、その出力はスイ
ッチＳＷｌを介し８１■回路５により所定周期でサンプ
ルホールドされる。そしてＳＨ回路５の出力は電圧信号
■ｉｎとして基準電圧比較回路６に入力し、後述する基
準電圧ＶＲと、２つの電圧Ｖ＋ 、Ｖｚ （Ｖ＋ ＞Ｖ
ｚ ）とにおいて、Ｖｚ ）Ｖｉｎ、ｖ１≧Ｖ ｉ ｎ
≧Ｖ、、Ｖ：Ｌ２１．＞Ｖ、のうち、何れの関係にある
かを判別され、その判別結果は電圧信号Ｖｏｕｔとして
電圧制御型テンポ発振器７に入力する。このテンポ発振
器７は上記電圧信号■、ｏｕｔに応じて大、中、小の３
種類のテンポ信号を発生し、リズム回路８を駆動する。
このリズム回路８の出力はアンプ、スピーカ（図示路）
を介しリズム音として放音される。
を介しリズム音として放音される。
第２図（１ン、（２）は夫々、センサ１、〜１ｎの＠横
とその回路構成を示したものである。即ち、第２図（１
）において、１１は乱であり、８１１の下面側には圧電
ゴム１２が固着してあり、更に圧電ゴム１２の下には電
極１３が配設されている。
とその回路構成を示したものである。即ち、第２図（１
）において、１１は乱であり、８１１の下面側には圧電
ゴム１２が固着してあり、更に圧電ゴム１２の下には電
極１３が配設されている。
この電極１３には所定電源１４による電源が供給されて
いる。なお、図示するように、圧電ゴム１２上端側を点
ａ１下端側を点ｂ２、電極１３を点す、と名付りておく
。
いる。なお、図示するように、圧電ゴム１２上端側を点
ａ１下端側を点ｂ２、電極１３を点す、と名付りておく
。
第２図（２）において、所定電ｉｉ＋１ｉ１４を供給さ
れる電極１３の点ｂ１と圧電ゴム１２の下端側の点ｂ２
とにより鍵スィッチＫＳＷが形成され、上記ｋｅｙ ｏ
ｎ信号が取出される。そしてこれらに例し圧電ゴム１２
が形成する可変抵抗ＩＬ＋ と他の抵抗Ｒ，とが並列接
続され、而して抵抗Ｒ２の一端は接地状態にある。また
可変抵抗Ｒ，と抵抗■Ｌ２との接続点にあたる点ａはコ
ンデンサＣ１を介し抵抗几、の一端である点Ｃと接続さ
れ、而して抵抗Ｉｔ、の他端は接地され、また点Ｃから
は上記都電圧出力が取出されてＰＨ回路２へ送出される
。
れる電極１３の点ｂ１と圧電ゴム１２の下端側の点ｂ２
とにより鍵スィッチＫＳＷが形成され、上記ｋｅｙ ｏ
ｎ信号が取出される。そしてこれらに例し圧電ゴム１２
が形成する可変抵抗ＩＬ＋ と他の抵抗Ｒ，とが並列接
続され、而して抵抗Ｒ２の一端は接地状態にある。また
可変抵抗Ｒ，と抵抗■Ｌ２との接続点にあたる点ａはコ
ンデンサＣ１を介し抵抗几、の一端である点Ｃと接続さ
れ、而して抵抗Ｉｔ、の他端は接地され、また点Ｃから
は上記都電圧出力が取出されてＰＨ回路２へ送出される
。
第３図はＰ■回路２の構成を示す。図示するように各セ
ンサ１．〜１ｎから出力する節電圧出力が対応する演算
増幅器１５１〜１５ｎの十入力端子に入力する。そして
−入力端子は演３Σ増幅器１５ｔ〜１５ｒｉの出力端子
とダイオード１６．〜１６ｎを介し接続される。ダイえ
−ド１６□〜１６ｎの出力側はコンデンサＣ２を介し接
地され、また演算増幅器１７の十入力端子に接続される
。この演算増幅器１７の一入力端子とその出力側が接続
され、その出力はスイッチＳＷ、を介しＳ、Ｆ１回路５
へ送出される。また上記ダイオード１６．〜１６ｎの出
力側と接地間に接続されるスイッチ８Ｗｘにはインバー
タ４からのリセット信号が印加され開閉制御される。
ンサ１．〜１ｎから出力する節電圧出力が対応する演算
増幅器１５１〜１５ｎの十入力端子に入力する。そして
−入力端子は演３Σ増幅器１５ｔ〜１５ｒｉの出力端子
とダイオード１６．〜１６ｎを介し接続される。ダイえ
−ド１６□〜１６ｎの出力側はコンデンサＣ２を介し接
地され、また演算増幅器１７の十入力端子に接続される
。この演算増幅器１７の一入力端子とその出力側が接続
され、その出力はスイッチＳＷ、を介しＳ、Ｆ１回路５
へ送出される。また上記ダイオード１６．〜１６ｎの出
力側と接地間に接続されるスイッチ８Ｗｘにはインバー
タ４からのリセット信号が印加され開閉制御される。
第４図はＳ Ｈ回路５の１１＋ｑ成を示す。スイッチＳ
Ｗ１の出力が入力する演算増幅器１８の十入力端子はコ
ンパレータ゛Ｃ８を介し接地されている。また−入力端
子はＮ弓ｒ増Ｉｉ１！ｊ ’ｆ＋’＋日８の出力側と接
続され、面してそのザンプルホールド出力は基準電圧比
較回路６へ送出される。
Ｗ１の出力が入力する演算増幅器１８の十入力端子はコ
ンパレータ゛Ｃ８を介し接地されている。また−入力端
子はＮ弓ｒ増Ｉｉ１！ｊ ’ｆ＋’＋日８の出力側と接
続され、面してそのザンプルホールド出力は基準電圧比
較回路６へ送出される。
第５図は基準電圧比較回路６のｈ′ｑ成を示す。Ｓｌ（
回路５からの電圧信号Ｖｉｎはコンノぐレータ１９．２
０の各十入力端子及びスイッチｓＷｓ＆こ入力する０コ
ンパレータ１９の一入力端子に番ま比較電圧■１が与え
られ、またコンノくレータ２０の一入力端子には比較電
圧■２が与えられ、夫々電圧信号■ｉ ｎとの大小関係
を比較して論理レベル“１°゛または１１０１１の出力
Ａまたは出力Ｂを出力する。なお、比較電圧Ｖ１、■２
の大小関係はｖＩ〉■２である。コンパレータ１９の出
力Ａ ハイ＞バーク２１を介しアンドゲート２２の一端
に入力し、またコンパレータ２０の出力Ｂは直接アンド
ゲート２２の他端に入力する。そしてアンドゲート２２
の出力Ｃはインバータ２３を介しスイッチＳＷ、に印加
されて開閉制御するほか、他端に基準電圧ｖＲを供給さ
れているスイッチＳＷ４にも印加されて開閉制御する。
回路５からの電圧信号Ｖｉｎはコンノぐレータ１９．２
０の各十入力端子及びスイッチｓＷｓ＆こ入力する０コ
ンパレータ１９の一入力端子に番ま比較電圧■１が与え
られ、またコンノくレータ２０の一入力端子には比較電
圧■２が与えられ、夫々電圧信号■ｉ ｎとの大小関係
を比較して論理レベル“１°゛または１１０１１の出力
Ａまたは出力Ｂを出力する。なお、比較電圧Ｖ１、■２
の大小関係はｖＩ〉■２である。コンパレータ１９の出
力Ａ ハイ＞バーク２１を介しアンドゲート２２の一端
に入力し、またコンパレータ２０の出力Ｂは直接アンド
ゲート２２の他端に入力する。そしてアンドゲート２２
の出力Ｃはインバータ２３を介しスイッチＳＷ、に印加
されて開閉制御するほか、他端に基準電圧ｖＲを供給さ
れているスイッチＳＷ４にも印加されて開閉制御する。
スイッチｓｗ、 、ｓｗ。
の他端は抵抗Ｒ４を介しコンデンサＣ４の一婦に接続さ
れ、またコンデンサＣ４の他端は接地されている。そし
てこのコンデンサＣ４への充１（Ｌ ｉｆｆ 圧は電圧
信号Ｖｏｕｔとしてテンポ発振器７へ入力する。
れ、またコンデンサＣ４の他端は接地されている。そし
てこのコンデンサＣ４への充１（Ｌ ｉｆｆ 圧は電圧
信号Ｖｏｕｔとしてテンポ発振器７へ入力する。
次に上記実胤例の動作を説明する。演奏中にｔｌｊを操
作すると、操作された鉦１１の押鍵辻ｙ↓に応じた強さ
で圧電ゴム１２と電極１３が接触し、針スイッチに、
Ｓ Ｗがオンする。したがってそのｋｅｙＯｎ信号が出
力してオアゲート３に入力するほか、ＣＰＵに送られて
その楽音の作成が実行開始される。また圧電ゴム１２は
押ｇ速度に応じてその可変抵抗Ｒ１の抵抗値が変化し、
可変抵抗Ｒ，と抵抗Ｒ２を接続する点ａの出力電圧が変
化し、それに応じてＰ■１回路２へ送られる点Ｃの出力
電圧、即ち、鍵電圧出力も変化する。第６図はその様子
を示すもので、第６図（１）は押鍵速度が辻い場合で、
図中、記号ａ、ｃは夫々、点８１点Ｃの邸電圧出力であ
ることを示す。また第６図（２）は押鍵速度が遅い場合
を示ず。
作すると、操作された鉦１１の押鍵辻ｙ↓に応じた強さ
で圧電ゴム１２と電極１３が接触し、針スイッチに、
Ｓ Ｗがオンする。したがってそのｋｅｙＯｎ信号が出
力してオアゲート３に入力するほか、ＣＰＵに送られて
その楽音の作成が実行開始される。また圧電ゴム１２は
押ｇ速度に応じてその可変抵抗Ｒ１の抵抗値が変化し、
可変抵抗Ｒ，と抵抗Ｒ２を接続する点ａの出力電圧が変
化し、それに応じてＰ■１回路２へ送られる点Ｃの出力
電圧、即ち、鍵電圧出力も変化する。第６図はその様子
を示すもので、第６図（１）は押鍵速度が辻い場合で、
図中、記号ａ、ｃは夫々、点８１点Ｃの邸電圧出力であ
ることを示す。また第６図（２）は押鍵速度が遅い場合
を示ず。
このようにして操作針から出力する４Ａｊ 電圧出力は
Ｐ Ｈ回路２の対応する演算増幅器１５＋〜１５ｍの十
入力端子に入力する。その結果、演算増幅器１７の出力
は、１つの畦が操作されたときにはその操作鍵の押鍵速
度に応じた電圧値を出力し、また複数の２ｔｆ！が同時
操作されたときにはその同時操作針のうち最大の押鍵速
度の鍵に応じた電圧値が出力される。そしてこの電圧４
直はすべての鍵が離邸され、そのためすべてのｋｅ３’
ｏｎ信号が“０“となってオアゲート３の出力が“０“
となり、したがってインバータ４の出力であるリセット
信号が１″となり、スイッチＳＷ２がオンされるまで保
持される。
Ｐ Ｈ回路２の対応する演算増幅器１５＋〜１５ｍの十
入力端子に入力する。その結果、演算増幅器１７の出力
は、１つの畦が操作されたときにはその操作鍵の押鍵速
度に応じた電圧値を出力し、また複数の２ｔｆ！が同時
操作されたときにはその同時操作針のうち最大の押鍵速
度の鍵に応じた電圧値が出力される。そしてこの電圧４
直はすべての鍵が離邸され、そのためすべてのｋｅ３’
ｏｎ信号が“０“となってオアゲート３の出力が“０“
となり、したがってインバータ４の出力であるリセット
信号が１″となり、スイッチＳＷ２がオンされるまで保
持される。
一方、スイッチＳＷ１もこのオアゲート３の出力によっ
てオン、オフ制御され、面してそのオン中にＰｌｉ回路
２からの同一値を保持される出力電圧が人力してスイッ
チＳＷ１を介しＳＨ回路５に人力する。８ Ｉ−Ｉｕ路
５はこの入力電圧を所定周期でサンプルホールドしてそ
れを電圧信号Ｖｉｎとして基準電圧比較回路６へ与える
。
てオン、オフ制御され、面してそのオン中にＰｌｉ回路
２からの同一値を保持される出力電圧が人力してスイッ
チＳＷ１を介しＳＨ回路５に人力する。８ Ｉ−Ｉｕ路
５はこの入力電圧を所定周期でサンプルホールドしてそ
れを電圧信号Ｖｉｎとして基準電圧比較回路６へ与える
。
基準電圧比較回路６は電圧信号Ｖ１ηと比較電圧Ｖ、、
Ｖ、との大小関係を比較して次の表に示すような電圧信
号Ｖ ｏ ｕ ｔを出力する。
Ｖ、との大小関係を比較して次の表に示すような電圧信
号Ｖ ｏ ｕ ｔを出力する。
ｆＪＩＪち、電圧信号ｙｉｎが比較電圧Ｖ２より小の場
合ニハ、コンパレータ１９の出力Ａ、コンパレータ２０
の出力Ｂは共に論理レベル″０″の信号となり、そのた
めアンドゲート２２の出力０も０′となってスイッチＳ
Ｗｓがオンし、且つスイッチＳＷ４がオフする。したが
って電圧信号ＶｉｎがスイッチＳＷｓを介し電圧信号Ｖ
Ｏｕｔとして出力し、テンポ発振器７に入力してそのテ
ンポ（発振出力）が低くなるように電圧制御する。この
場合、電圧信号■ｉｎは電圧■２より小であるから、押
針速度が遅い場合であり、ゆっくりしたテンポにてリズ
ム回路８が駆動され、リズムのテンポはゆっくりしたも
のとなる。
合ニハ、コンパレータ１９の出力Ａ、コンパレータ２０
の出力Ｂは共に論理レベル″０″の信号となり、そのた
めアンドゲート２２の出力０も０′となってスイッチＳ
Ｗｓがオンし、且つスイッチＳＷ４がオフする。したが
って電圧信号ＶｉｎがスイッチＳＷｓを介し電圧信号Ｖ
Ｏｕｔとして出力し、テンポ発振器７に入力してそのテ
ンポ（発振出力）が低くなるように電圧制御する。この
場合、電圧信号■ｉｎは電圧■２より小であるから、押
針速度が遅い場合であり、ゆっくりしたテンポにてリズ
ム回路８が駆動され、リズムのテンポはゆっくりしたも
のとなる。
電圧信号■ｉｎがＶ１≧■ｉｎ≧■２の値の場合にはコ
ンパレータ１９の出力ＡはＩＩ ＯＮ、コンパレータ２
０の出力Ｂは１″、したがってアンドゲート２２の出力
Ｃは１″となり、ス・イツチＳＷ４がオンし且つスイッ
チＳＷｓがオフする。
ンパレータ１９の出力ＡはＩＩ ＯＮ、コンパレータ２
０の出力Ｂは１″、したがってアンドゲート２２の出力
Ｃは１″となり、ス・イツチＳＷ４がオンし且つスイッ
チＳＷｓがオフする。
そのため電圧信号Ｖｏｕｔとして基準電圧■、がスイッ
チＳＷ４を介し出力する。そのためテンポ発振器７は中
程度の押鍵速度に応じた電圧ｖ８により駆動されること
になる。つまり、普通に演奏している時はｖ１≧Ｖｉｎ
≧Ｖ２になるよう設定されており、この時は一定の電圧
■、が出力されリズムテンポば変わらないが、リズムテ
ンポを変えようと強く押鍵（押鍵速度が速いンもしくは
弱く押鍵（押鍵速度が遅い）したりするとそれぞれ ４
゜のＶｉｎが出力されリズムテンポが変わる。
チＳＷ４を介し出力する。そのためテンポ発振器７は中
程度の押鍵速度に応じた電圧ｖ８により駆動されること
になる。つまり、普通に演奏している時はｖ１≧Ｖｉｎ
≧Ｖ２になるよう設定されており、この時は一定の電圧
■、が出力されリズムテンポば変わらないが、リズムテ
ンポを変えようと強く押鍵（押鍵速度が速いンもしくは
弱く押鍵（押鍵速度が遅い）したりするとそれぞれ ４
゜のＶｉｎが出力されリズムテンポが変わる。
電圧信号ｖｉｎがｙｌｎ）Ｖ、の場合には、コンパレー
タ１９．２０の各出力Ａ、 Ｂ共に“１″となり、その
ためアンドゲート２２の出力Ｃは“０″となってスイッ
チＳＷ、がオンし、且つスイッチＳＷ４がオフする。し
たがって電圧信号ＶｏｕｔはＶｉｎとなり、而してこの
場合の電圧信号Ｖｉｎは押Ｓ速度が速い場合であり、し
たがってテンポ発振器７の発振周波数は渇くなるように
制御され、リズムテンポは速くなる。
タ１９．２０の各出力Ａ、 Ｂ共に“１″となり、その
ためアンドゲート２２の出力Ｃは“０″となってスイッ
チＳＷ、がオンし、且つスイッチＳＷ４がオフする。し
たがって電圧信号ＶｏｕｔはＶｉｎとなり、而してこの
場合の電圧信号Ｖｉｎは押Ｓ速度が速い場合であり、し
たがってテンポ発振器７の発振周波数は渇くなるように
制御され、リズムテンポは速くなる。
なお、タッチレスポンスの検出方式は上記実施例に限る
ものではなく、他の方式であってもよい。
ものではなく、他の方式であってもよい。
〔発明の効果）
以上説明したようにこの発明は、針のタッチレスポンス
を検出してそのタッチレスポンスに応じて自動的にテン
ポ調節が行えるようにしたテンポ制御装置であるから、
両手の鍵操作を中断してテンポボリュームを調節する必
要がなく、演奏上好都合である。
を検出してそのタッチレスポンスに応じて自動的にテン
ポ調節が行えるようにしたテンポ制御装置であるから、
両手の鍵操作を中断してテンポボリュームを調節する必
要がなく、演奏上好都合である。
第１図はこの発明の一実施例の全体ブロック図、第２図
（１）、（２戸ま夫々、センサ１１〜１ｎの機４１４図
と回路図、第３図はピークホールド回路２の回路図、第
４図はサンプルホールド回路５の回路図、第５図は基準
電圧比較回路６０回路図、第６図（１）、（２）は夫々
、押鍵速度が速いときまたは遅いときのセンサ１１〜１
ｎの２つの出力波形図を示す。 ■１〜１ｎ・・・・・・センサ、２・・・・・・ピーク
ホールド回路、５・・・・・・サンプルホールド回路、
６・・・・・・基準電圧比較回路、７・・・・・・電圧
制御型テンポ発振器、８・・・・・・リズム回路、１１
・・・・・・針、１２・・・・・・圧電ゴム、１５．〜
１５ｎ、１７．１８−・・−・−演算増幅器、１９．２
０・・・・・・コンパレータ、ＳＷ、〜ＳＷ４・・・・
・・スイッチ。 第２図 （２） （１） 第３図 第４図 第５図 気１ ↓°２ ６図 （２） −し′＼い
（１）、（２戸ま夫々、センサ１１〜１ｎの機４１４図
と回路図、第３図はピークホールド回路２の回路図、第
４図はサンプルホールド回路５の回路図、第５図は基準
電圧比較回路６０回路図、第６図（１）、（２）は夫々
、押鍵速度が速いときまたは遅いときのセンサ１１〜１
ｎの２つの出力波形図を示す。 ■１〜１ｎ・・・・・・センサ、２・・・・・・ピーク
ホールド回路、５・・・・・・サンプルホールド回路、
６・・・・・・基準電圧比較回路、７・・・・・・電圧
制御型テンポ発振器、８・・・・・・リズム回路、１１
・・・・・・針、１２・・・・・・圧電ゴム、１５．〜
１５ｎ、１７．１８−・・−・−演算増幅器、１９．２
０・・・・・・コンパレータ、ＳＷ、〜ＳＷ４・・・・
・・スイッチ。 第２図 （２） （１） 第３図 第４図 第５図 気１ ↓°２ ６図 （２） −し′＼い
Claims (1)
- 電子鍵盤楽器において、鍵のタッチレスポンスを検出す
る手段と、この手段により検出されたタッチレスポンス
に応じてテンポを制御する手段とを具備したことを特徴
とするテンポ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178306A JPS6070495A (ja) | 1983-09-28 | 1983-09-28 | テンポ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178306A JPS6070495A (ja) | 1983-09-28 | 1983-09-28 | テンポ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070495A true JPS6070495A (ja) | 1985-04-22 |
Family
ID=16046165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58178306A Pending JPS6070495A (ja) | 1983-09-28 | 1983-09-28 | テンポ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070495A (ja) |
-
1983
- 1983-09-28 JP JP58178306A patent/JPS6070495A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3006228A (en) | Circuit for use in musical instruments | |
| US4300431A (en) | Pitch extractor circuit | |
| JPS5833293A (ja) | 電子楽器における節電装置 | |
| JPS581795B2 (ja) | 電子楽器 | |
| JPH0413717B2 (ja) | ||
| CA1130120A (en) | Percussion envelope generator | |
| US3986425A (en) | Bass signal control circuit | |
| JPS5815984Y2 (ja) | 楽音変換装置 | |
| JPS6210792Y2 (ja) | ||
| US4141270A (en) | Modulated keyer supply sampling circuit | |
| JPH0119199Y2 (ja) | ||
| KR910004664Y1 (ko) | 전자오르간의 자동 반주 엔벨로프 발생회로 | |
| JPS631351Y2 (ja) | ||
| KR910003567Y1 (ko) | 전자악기의 서스테인 (Sustain) 레벨 조정회로 | |
| JPS5942313B2 (ja) | 鍵盤式電子楽器 | |
| JPS581793B2 (ja) | 電子楽器 | |
| JPS5837115Y2 (ja) | 電子楽器の包絡線検出処理回路 | |
| KR910003568Y1 (ko) | 전자 키보드의 플루트 (flurte) 음색 발생회로 | |
| KR930008333Y1 (ko) | 전자 건반악기의 음량 조절장치 | |
| JPS60207195A (ja) | 自動演秦装置 | |
| JPS589273Y2 (ja) | 音高電圧追随ホ−ルド回路 | |
| JPS595899Y2 (ja) | 電子楽器の開閉回路 | |
| JPS5857755B2 (ja) | 電子楽器の楽音形成回路 | |
| JPS60145491U (ja) | 自動演奏装置 | |
| JPS63217398A (ja) | 楽音制御装置 |