JPS6072316A - 標本化回路 - Google Patents
標本化回路Info
- Publication number
- JPS6072316A JPS6072316A JP58181028A JP18102883A JPS6072316A JP S6072316 A JPS6072316 A JP S6072316A JP 58181028 A JP58181028 A JP 58181028A JP 18102883 A JP18102883 A JP 18102883A JP S6072316 A JPS6072316 A JP S6072316A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- transistor
- current source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ電圧を標本化する標本化回路゛に関す
るものである。
るものである。
従来例の構成とその問題点
Ａ／Ｄコンバータの前段に設けられるアナログ信号を標
本化する標本化回路Ｐ（は利１々の形式がある。その中
のひとつに第１図に示すよう外形式がある。
本化する標本化回路Ｐ（は利１々の形式がある。その中
のひとつに第１図に示すよう外形式がある。
第１図において１は入力信号源、２Ａ、２Ｂはタイオー
ド、３，４は電流源、６，６はエミッタフォロワー回路
を構成しているＮＰＮ及びＰＮＰトランジスタ、７ｉ１
：保持容量、８はスイッチング用電流源、９は動作様態
切り換えのスイッチ、１゜けスイッチング用ダイオード
、１１は電源である。
ド、３，４は電流源、６，６はエミッタフォロワー回路
を構成しているＮＰＮ及びＰＮＰトランジスタ、７ｉ１
：保持容量、８はスイッチング用電流源、９は動作様態
切り換えのスイッチ、１゜けスイッチング用ダイオード
、１１は電源である。
標本化回路は、入力電圧が保持容けの電圧とし現われる
トラックモードと電圧を保持するサンプルモードの２つ
の動作様態を有しているのでこの２つの動作様態に則し
て説明する。
トラックモードと電圧を保持するサンプルモードの２つ
の動作様態を有しているのでこの２つの動作様態に則し
て説明する。
初めにスイッチ９がＴの／ｌうへ選択されているときは
、トラックモートとなる。電流源４の電流値よりも電流
源８の電流値を大きく設定しているのでダイオード２Ｂ
及び２Ａに電流が流れ、ダイオードの順方向電圧が発生
する。このためトランジスタ６及び６もバイアス電流が
流れエミッタフォロワーとして動作するので保持容量端
には入力電圧１の電圧が現れる。
、トラックモートとなる。電流源４の電流値よりも電流
源８の電流値を大きく設定しているのでダイオード２Ｂ
及び２Ａに電流が流れ、ダイオードの順方向電圧が発生
する。このためトランジスタ６及び６もバイアス電流が
流れエミッタフォロワーとして動作するので保持容量端
には入力電圧１の電圧が現れる。
次にスイッチ９を切り換えてＨのほうを選択すれば、電
流源３の電流値よりも電流源８の電流値を大きく設定、
すればダイオード１０を順方向電流が流れ、この電流は
電流源４から供給される。との状態においてはトランジ
スタ５及び６は逆バイアスされ力・、トオフ状態となる
。それゆえこの時点で保持容量７からの電荷の移動が無
くなり、以降電圧が保持され標本化が行われる。
流源３の電流値よりも電流源８の電流値を大きく設定、
すればダイオード１０を順方向電流が流れ、この電流は
電流源４から供給される。との状態においてはトランジ
スタ５及び６は逆バイアスされ力・、トオフ状態となる
。それゆえこの時点で保持容量７からの電荷の移動が無
くなり、以降電圧が保持され標本化が行われる。
以上が第１図で示した従来の標本化回路の動作説明であ
るが、この回路においては保持容量を負荷としてエミッ
タフォロワーで駆動するのでトランジスタ６及び６のベ
ースに容量性の電流が流れ、信号源１の出力インピーダ
ンスが高いと歪が増大することになり、セトリングタイ
ムも増大する。
るが、この回路においては保持容量を負荷としてエミッ
タフォロワーで駆動するのでトランジスタ６及び６のベ
ースに容量性の電流が流れ、信号源１の出力インピーダ
ンスが高いと歪が増大することになり、セトリングタイ
ムも増大する。
発明の目的
本発明はかかる従来の問題点に鑑みてなされたもので、
セトリングタイムが速く、歪の小さな標本化回路を提供
することを目的とする。
セトリングタイムが速く、歪の小さな標本化回路を提供
することを目的とする。
発明の構成
本発明は従来のバイアス電圧を発生するダイオードをエ
ミッタフォロワー回路を構成するＮＰＮ及びＰＮＰトラ
ンジスタに置き換えることにより、セトリングタイムを
速くし、歪を小さくできる標本化回路である。
ミッタフォロワー回路を構成するＮＰＮ及びＰＮＰトラ
ンジスタに置き換えることにより、セトリングタイムを
速くし、歪を小さくできる標本化回路である。
実施例の説明
本発明の実施例を第２図に示す。第２図において第１図
と共通の構成要素は第１図と同一の番号をセ害している
。第２図においては第１図のダイオード２Ａ、２Ｂのか
わりにそれぞれトランジスタ１２．１３を用いており、
このトランジスタは夫々エミッタフォロワー回路を構成
している。電流値の設定としては電流源３及び４の電流
値は電流源８の電流値の半分に設定しているものとする
。
と共通の構成要素は第１図と同一の番号をセ害している
。第２図においては第１図のダイオード２Ａ、２Ｂのか
わりにそれぞれトランジスタ１２．１３を用いており、
このトランジスタは夫々エミッタフォロワー回路を構成
している。電流値の設定としては電流源３及び４の電流
値は電流源８の電流値の半分に設定しているものとする
。
このときにスイッチ９がＴを選択すれば′電流源４は電
流源８に流れ込み、電流ｇ８の電流値は電流源４の電流
値よりも大きいので、二つの電流源の電流値の差の分が
トランジスタ１３を流れトランジスタ１３を順方向にバ
イアスする。それゆえ、トランジスタ１２及び１３はエ
ミッタフォロワーとして動作し、さらにトランジスタ５
及び６の順方向バイアスを与えるので、トランジスタ６
及び６もエミッタフォロワーとして動作し、エミッタフ
ォロワー２段の構成となる。このとき前段のエミッタフ
ォロワーと次段のエミッタフォロワーは互いに相補的な
伝導極性のトランジスタで接続されるため、互いのペー
スエミッタ間電圧が打ち消し入力電圧１とほぼ等しい電
圧が保持容量の端子電圧となって現れる。
流源８に流れ込み、電流ｇ８の電流値は電流源４の電流
値よりも大きいので、二つの電流源の電流値の差の分が
トランジスタ１３を流れトランジスタ１３を順方向にバ
イアスする。それゆえ、トランジスタ１２及び１３はエ
ミッタフォロワーとして動作し、さらにトランジスタ５
及び６の順方向バイアスを与えるので、トランジスタ６
及び６もエミッタフォロワーとして動作し、エミッタフ
ォロワー２段の構成となる。このとき前段のエミッタフ
ォロワーと次段のエミッタフォロワーは互いに相補的な
伝導極性のトランジスタで接続されるため、互いのペー
スエミッタ間電圧が打ち消し入力電圧１とほぼ等しい電
圧が保持容量の端子電圧となって現れる。
この状態においては負荷容量を２段のエミッタフォロワ
ー回路でドライブするので、たとえトランジスタ６．６
のベースに大きな容量性電流が流れてもトランジスタ１
２．１３がこれを供給することにより多少入力インピー
ダンスが高くても歪の発生が少なくなる。さらにドライ
ブ能力の向上を計ったことによりセトリングタイムも速
くなる。
ー回路でドライブするので、たとえトランジスタ６．６
のベースに大きな容量性電流が流れてもトランジスタ１
２．１３がこれを供給することにより多少入力インピー
ダンスが高くても歪の発生が少なくなる。さらにドライ
ブ能力の向上を計ったことによりセトリングタイムも速
くなる。
次にスイッチ９がＨを選択すれば電流源３の電流は電流
源８に流れ込みトランジスタ１２をカットオフする。電
流源８に対する電流源３の電流値の差はダイオード１０
を流れて電流値４の電流を引き込むこのときにダイオー
ド１ｏを流れる電流と電流源４の電流値は同じになるの
で、トランジスタ１３はカットオフ状態になる。さらに
、ダイオード１ｏに発生する電圧はトランジスタ５及び
６に対して逆バイアスとなるために、トランジスタ５，
６がカットオフ状態になる。以上のように全てのトラン
ジスタがカットオフ状態となるので、入力電圧１は保持
容量に伝達されず、また保持容量７からの電荷の流出も
できないようになる、これは標本化動作が行われたこと
を意味している。
源８に流れ込みトランジスタ１２をカットオフする。電
流源８に対する電流源３の電流値の差はダイオード１０
を流れて電流値４の電流を引き込むこのときにダイオー
ド１ｏを流れる電流と電流源４の電流値は同じになるの
で、トランジスタ１３はカットオフ状態になる。さらに
、ダイオード１ｏに発生する電圧はトランジスタ５及び
６に対して逆バイアスとなるために、トランジスタ５，
６がカットオフ状態になる。以上のように全てのトラン
ジスタがカットオフ状態となるので、入力電圧１は保持
容量に伝達されず、また保持容量７からの電荷の流出も
できないようになる、これは標本化動作が行われたこと
を意味している。
以上が本発明の実施例の動作である。
発明の効果
以上のように本発明によれば岱１単な構成で負荷容量の
駆動能力を向上しうることから、セトリングタイムを速
くできる他高周波入力時の歪の低減を計ることができ、
高性能な標本化回路を実現できる。
駆動能力を向上しうることから、セトリングタイムを速
くできる他高周波入力時の歪の低減を計ることができ、
高性能な標本化回路を実現できる。
第１図は従来の標本化回路図、第２図は本発明の一実施
例の標本化回路図である。 １・・・・・・人力信号源、３，４．８・・・・・・電
流源、６゜６．１２．１３・・・・・・トランジスタ、
７・・・・・・保持容量、９・・・・・・スイッチ、１
ｏ・・・・・・ダイオード。 代理人の氏名 弁理士 中１尾 敏 男 ほか１名第１
図 一η′ 第２図 □ “ユ ］ ｔｔ
例の標本化回路図である。 １・・・・・・人力信号源、３，４．８・・・・・・電
流源、６゜６．１２．１３・・・・・・トランジスタ、
７・・・・・・保持容量、９・・・・・・スイッチ、１
ｏ・・・・・・ダイオード。 代理人の氏名 弁理士 中１尾 敏 男 ほか１名第１
図 一η′ 第２図 □ “ユ ］ ｔｔ
Claims (1)
- （１）人力信号源に夫々のベースを共通に接続したエミ
ッタフォロワー動作をするＰＮＰ及びＮＰＮトランジス
ターから成る第１のトランジスタ対と、保持容量に夫々
エミッタを共通に接続し、ＮＰＮトランジスタのベース
を前記第１のトランジスタ対のＮＰＮトランジスタのエ
ミッタに接続し、ＰＮＰ）ランシスタのベースを前記第
１のトランジスタ対のエミッタに接続したエミッタフォ
ロワー動作をする前記ＰＮＰ及びＮＰＮ ）ランシスタ
ーから成る第２のトランジスタ対と、前記第２のトラン
ジスタ対のベース間にダイオードを有し、前記ダイオー
ドに流れる電流をスイッチングすることによシ、動作様
態を切り換えることを特徴とする標本化回路＠ に））第１のトランジス、り対のＮＰＮ及びＰＮＰ ト
ランジスタのうち一方のトランジスタのエミッタには順
方向バイアスとなる極性の第１の電流源を接続し他方の
トランジスタのエミッタには逆方向バイアスとなる極性
の第２の電流源を接続し、第２のトランジスタ対のＮＰ
Ｎ ）ランシスタのベースを前記第１のトランジスタ対
のＰ、ＮＰ）ランシスタのエミッタに接続し、ＰＮＰト
ランジスタのベースを前記第１のトランジスタ対のＰＮ
Ｐ ）ランシスタのエミッタに接続し、互いのベース間
にダイオードを有しておシ、さらに前記第１の電流源と
同極性の第３の電流源を設け、前記第３の電流経路を電
流スイッチを用いて、前記ダイオードを介して、前記第
企の電流源を流れる経路と前記第１の電流源を流れる経
路に切り換えることにより、動作様態を変えて標本化を
行う竹許請求の範ゴ灸 間第１＠記載の標本化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181028A JPS6072316A (ja) | 1983-09-28 | 1983-09-28 | 標本化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181028A JPS6072316A (ja) | 1983-09-28 | 1983-09-28 | 標本化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072316A true JPS6072316A (ja) | 1985-04-24 |
Family
ID=16093501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181028A Pending JPS6072316A (ja) | 1983-09-28 | 1983-09-28 | 標本化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072316A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103596A (ja) * | 1983-11-11 | 1985-06-07 | Toshiba Corp | サンプル・ホ−ルド回路 |
| JPS6479998A (en) * | 1987-09-22 | 1989-03-24 | Rohm Co Ltd | Sample and hold circuit |
-
1983
- 1983-09-28 JP JP58181028A patent/JPS6072316A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103596A (ja) * | 1983-11-11 | 1985-06-07 | Toshiba Corp | サンプル・ホ−ルド回路 |
| JPS6479998A (en) * | 1987-09-22 | 1989-03-24 | Rohm Co Ltd | Sample and hold circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US5359241A (en) | ECL circuit | |
| JPH0512897A (ja) | サンプル・ホールド回路 | |
| US3336518A (en) | Sample and hold circuit | |
| JPS6072316A (ja) | 標本化回路 | |
| WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
| JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| US4357546A (en) | Integrated frequency divider circuit | |
| JPH10209849A (ja) | 対称／非対称変換器を具える集積回路 | |
| JPS6229316A (ja) | ３ステ−ト回路 | |
| JPS6295022A (ja) | チヤ−ジポンプ回路 | |
| JPS60148223A (ja) | 高速ダイオ−ドスイツチ回路 | |
| JPS60148220A (ja) | チヤ−ジポンプ回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| SU1218445A1 (ru) | Усилитель с компенсацией входного тока | |
| SU661723A1 (ru) | Генератор импульсов | |
| JP3073619B2 (ja) | サンプルホールド回路 | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| JP2513009B2 (ja) | ディジタル―アナログ変換回路 | |
| JPS61166222A (ja) | 複合形スイツチ回路 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPH04287103A (ja) | 電流源回路 | |
| JPS6233769B2 (ja) | ||
| JPH01205622A (ja) | クロックインバータ回路 |