JPS6072353A - 通信制御システム - Google Patents
通信制御システムInfo
- Publication number
- JPS6072353A JPS6072353A JP58181002A JP18100283A JPS6072353A JP S6072353 A JPS6072353 A JP S6072353A JP 58181002 A JP58181002 A JP 58181002A JP 18100283 A JP18100283 A JP 18100283A JP S6072353 A JPS6072353 A JP S6072353A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- clock
- control device
- access control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信路を共有化し、相互にデータ通信を行う
複数の通信制御装置に対して、送信権を割当てる通信制
御システムに関するものである。
複数の通信制御装置に対して、送信権を割当てる通信制
御システムに関するものである。
従来例の構成とその問題点
オフィス、工場、研究所などの一つの建物、敷地内で、
複数の計算機、データ処理装置を、通信制御装置を介し
て共通の通信路で結び（あるいは、通信制御装置が計算
機、データ処理装置に含まれる場合もある。）、各装置
間での相互データ通信を共通の通信路によって時分割で
行う場合、複数の通信制御装置が同時にデータ送信要求
を発生したとき、あるいは１組の通信制御装置間でデー
タ通信中に他の通信制御装置がデータ送信要求を起した
ときには、各通信制御装置に対して共通の通信、路での
送信権を割当てることが必要とされる。
複数の計算機、データ処理装置を、通信制御装置を介し
て共通の通信路で結び（あるいは、通信制御装置が計算
機、データ処理装置に含まれる場合もある。）、各装置
間での相互データ通信を共通の通信路によって時分割で
行う場合、複数の通信制御装置が同時にデータ送信要求
を発生したとき、あるいは１組の通信制御装置間でデー
タ通信中に他の通信制御装置がデータ送信要求を起した
ときには、各通信制御装置に対して共通の通信、路での
送信権を割当てることが必要とされる。
従来、このような通信路の送信権割当ての方式として、
各通信制御装置が通信路のデータ通信状態を検出して、
通信路がデータ通信状態でない場合にデータを送信する
方式が用いられることがあった。この方式においては、
信号の伝播遅延により信号が衝突する可能性がある。こ
のため、データを送信している各通信制御装置は、通信
路上の信号の衝突を検出し、信号の衝突が検出された場
合にはデータの送信を中断し、乱数の発生等によりラン
ダム化された時間の後に再送を行う。この方式では、通
信路上での信号の衝突を回避していないために、データ
通信頻度が高くなると通信路上で信号の衝突する確率が
高くなり、伝送効率が急速に低下する。また、各通信制
御装置に、通信路のデータ通信状態の検出、通信路上の
信号衝突の検出、信号衝突を検出した後のランダム化さ
れた再送時間の計算等の機能が必要となるため、ハード
ウェア構成が複雑となり、コストを高くする欠点を有し
ている。
各通信制御装置が通信路のデータ通信状態を検出して、
通信路がデータ通信状態でない場合にデータを送信する
方式が用いられることがあった。この方式においては、
信号の伝播遅延により信号が衝突する可能性がある。こ
のため、データを送信している各通信制御装置は、通信
路上の信号の衝突を検出し、信号の衝突が検出された場
合にはデータの送信を中断し、乱数の発生等によりラン
ダム化された時間の後に再送を行う。この方式では、通
信路上での信号の衝突を回避していないために、データ
通信頻度が高くなると通信路上で信号の衝突する確率が
高くなり、伝送効率が急速に低下する。また、各通信制
御装置に、通信路のデータ通信状態の検出、通信路上の
信号衝突の検出、信号衝突を検出した後のランダム化さ
れた再送時間の計算等の機能が必要となるため、ハード
ウェア構成が複雑となり、コストを高くする欠点を有し
ている。
寸だ、従来用いられている他の方式として、集中制御装
＠（あるいはこれに類する装置）、または各通信制御装
置が、各通信制御装置を識別するアドレス情報、捷たは
送信権割当てに関する情報を含む制御信号を、各通信制
御装置に順次送信し、その制御信号を受信した通信制御
装置が送信権を割当てられるという方式がある。この方
式は、伝送路上での衝突が発生しないという点では、伝
送効率に関して優れている。しかし、集中制御装置を用
いる場合には１通信システム全体としての信頼性が集中
制御装置に依存するために、集中制御装置が複雑化する
と集中制御装置の信頼性が低下し、通信システム全体の
信頼性も低下する。各通信制御装置が順次送信権割当て
を行う場合には、１通信制御装置の障害が通信システム
全体に影響を与えるために、通信システム全体としての
信頼性に問題がある。そして、集中制御装置、寸たは通
信制御装置が、通信制御装置１局ごとに制御信号を送信
するために、各通信制御装置に送信権を割当てるための
オーバヘッドに要する時間が大きいという欠点も有する
・ 発明の目的 本発明は、これら従来方式の欠点を改善したものであり
、従来の機能を失することなく、低コストで、高効率の
、かつ高信頼性のデータ通信の可能な通信制御システム
を提供することを目的とする。
＠（あるいはこれに類する装置）、または各通信制御装
置が、各通信制御装置を識別するアドレス情報、捷たは
送信権割当てに関する情報を含む制御信号を、各通信制
御装置に順次送信し、その制御信号を受信した通信制御
装置が送信権を割当てられるという方式がある。この方
式は、伝送路上での衝突が発生しないという点では、伝
送効率に関して優れている。しかし、集中制御装置を用
いる場合には１通信システム全体としての信頼性が集中
制御装置に依存するために、集中制御装置が複雑化する
と集中制御装置の信頼性が低下し、通信システム全体の
信頼性も低下する。各通信制御装置が順次送信権割当て
を行う場合には、１通信制御装置の障害が通信システム
全体に影響を与えるために、通信システム全体としての
信頼性に問題がある。そして、集中制御装置、寸たは通
信制御装置が、通信制御装置１局ごとに制御信号を送信
するために、各通信制御装置に送信権を割当てるための
オーバヘッドに要する時間が大きいという欠点も有する
・ 発明の目的 本発明は、これら従来方式の欠点を改善したものであり
、従来の機能を失することなく、低コストで、高効率の
、かつ高信頼性のデータ通信の可能な通信制御システム
を提供することを目的とする。
発明の構成
本発明は、データ通信を目的とする通信路と。
前記通信路を共有し、送受信の機能を有する複数の通信
制御装置と、通信路上の送信権を各通信制御装置に割当
てるアクセス制御装置とを有し、前記アクセス制御装置
は、前記通信制御装置に送信権を均等に順次割当てる送
信権割当てクロックと通信制御装置の送信権割当て識別
回路を初期化するだめの初期化クロックとからなるアク
セス制御クロックを送出するアクセス制御クロｙクジエ
ネレータ回路と、通信路上の搬送波の検知の期間中、前
記アクセス制御クロックジェネレータ回路からの前期ア
クセス制御クロックの供給を一時中断するアクセス制御
クロック中断回路とから成り、前記通信制御装置は、ア
クセス制御クロックにより送信権割当てを識別する送信
権割当て識別回路と、前記初期化クロｙりにより周期的
に前記送信権割当て識別回路を初期化するリセット信号
を出力するリセット信号とからなる送信同期制御回路を
備えた通信制御システムであり、低コストで、高効率の
、かつ高信頼性のデータ通信の可能な通信制御システム
である。
制御装置と、通信路上の送信権を各通信制御装置に割当
てるアクセス制御装置とを有し、前記アクセス制御装置
は、前記通信制御装置に送信権を均等に順次割当てる送
信権割当てクロックと通信制御装置の送信権割当て識別
回路を初期化するだめの初期化クロックとからなるアク
セス制御クロックを送出するアクセス制御クロｙクジエ
ネレータ回路と、通信路上の搬送波の検知の期間中、前
記アクセス制御クロックジェネレータ回路からの前期ア
クセス制御クロックの供給を一時中断するアクセス制御
クロック中断回路とから成り、前記通信制御装置は、ア
クセス制御クロックにより送信権割当てを識別する送信
権割当て識別回路と、前記初期化クロｙりにより周期的
に前記送信権割当て識別回路を初期化するリセット信号
を出力するリセット信号とからなる送信同期制御回路を
備えた通信制御システムであり、低コストで、高効率の
、かつ高信頼性のデータ通信の可能な通信制御システム
である。
実施例の説明
第１図は本発明の竿−実施例における通信制御システム
の構成図を示すものである。第１図において、１００は
アクセス制御装置、１０１は通信制御装置、１０２は終
端抵抗、１０３は通信路、６００は送信同期制御回路で
ある。
の構成図を示すものである。第１図において、１００は
アクセス制御装置、１０１は通信制御装置、１０２は終
端抵抗、１０３は通信路、６００は送信同期制御回路で
ある。
アクセス制御装置１００は、第２図に示すアクセス制御
クロ、り２００を、搬送波検知時には第３図に示すよう
にアクセス制御クロンクを一時中断しつつ、終端抵抗１
０２を有する通信路１０３を介して各通信制御装置１０
１へ供給する。このアクセス制御装置１００は通信路内
の任意の場所に接続可能である。各通信制御装置１０１
は送信同期制御回路ＳＯＯにより、通信路から受信する
アクセス制御クロックで送信権の割当てを識別し、送信
権が割当てられると、その時点において送信−すべき送
信データがある場合、送信を開始する。
クロ、り２００を、搬送波検知時には第３図に示すよう
にアクセス制御クロンクを一時中断しつつ、終端抵抗１
０２を有する通信路１０３を介して各通信制御装置１０
１へ供給する。このアクセス制御装置１００は通信路内
の任意の場所に接続可能である。各通信制御装置１０１
は送信同期制御回路ＳＯＯにより、通信路から受信する
アクセス制御クロックで送信権の割当てを識別し、送信
権が割当てられると、その時点において送信−すべき送
信データがある場合、送信を開始する。
第４図はアクセス制御装置１００の詳細構成を示すブロ
ック図である。
ック図である。
同図において、４０１はアクセス制御クロックジェネレ
ータ回路、４０２はアクセス制御クロック中断回路、４
０３はアクセス制御クロック中断出力信号、４０４は通
信データである。
ータ回路、４０２はアクセス制御クロック中断回路、４
０３はアクセス制御クロック中断出力信号、４０４は通
信データである。
上記のように構成された本実施例のアクセス制御装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
アクセス制御装置１００は、第２図に示すように、各通
信制御装置１０１に対して送信権を均等にかつ順次割当
てる送信権割当てクロｙり２０１”＋１列と、通信制御
装置１０１の送信同期制御回路、５００におけるアドレ
スカウンタを初期化する初期化クロック２０２ｂ１から
なるアクセス制御クロック２００をアクセス制御クロッ
クジェネレータ回路４０１で生成する。ここで、送信権
割当てクロック２０１Ｍ５３列のクロック数は接続する
通信制御装置１０１の数より多いものとなるように自由
に設定可能なものであり、クロック間隔時間（クロック
の立上りから次のクロックの立上がりまで）はアクセス
制御装置と通信制御装置間の通信路内最大伝搬遅延時間
×２以上とする。
信制御装置１０１に対して送信権を均等にかつ順次割当
てる送信権割当てクロｙり２０１”＋１列と、通信制御
装置１０１の送信同期制御回路、５００におけるアドレ
スカウンタを初期化する初期化クロック２０２ｂ１から
なるアクセス制御クロック２００をアクセス制御クロッ
クジェネレータ回路４０１で生成する。ここで、送信権
割当てクロック２０１Ｍ５３列のクロック数は接続する
通信制御装置１０１の数より多いものとなるように自由
に設定可能なものであり、クロック間隔時間（クロック
の立上りから次のクロックの立上がりまで）はアクセス
制御装置と通信制御装置間の通信路内最大伝搬遅延時間
×２以上とする。
また、アクセス制御装置１００は、アクセス制御クロッ
ク中断回路４０２により、通信路上で通信路に接続され
ているある通信制御装置１０１がデータ送信中であるか
否かを調べる。すなわち搬送１知を行なうためにアクセ
ス制御クロック中断回路４０２からアクセス制御クロッ
ク中断出力信号４０３を出力することにより、アクセス
制御クロックの供給を一時中断する。第３図に示す搬送
波検知終了と同時にアクセス制御クロック中断出力信号
４０３が出力されな°くなり、アクセス制御クロック２
００の送信を再開する。
ク中断回路４０２により、通信路上で通信路に接続され
ているある通信制御装置１０１がデータ送信中であるか
否かを調べる。すなわち搬送１知を行なうためにアクセ
ス制御クロック中断回路４０２からアクセス制御クロッ
ク中断出力信号４０３を出力することにより、アクセス
制御クロックの供給を一時中断する。第３図に示す搬送
波検知終了と同時にアクセス制御クロック中断出力信号
４０３が出力されな°くなり、アクセス制御クロック２
００の送信を再開する。
第５図は送信同期制御回路ＳＯＯの詳細構成図である。
図において、５０１は送信権割当て識別回路、６０２は
アドレスカウンタ、６０３は自己アドレスレジスタ、５
ｏ４はアドレスコンパレータ、５０５は送信権割当て識
別出力信号、５０６はアドレスカウンタの値、６０７は
自己アドレスレジスタの値、５０８はリセット回路、６
０９ｉアドレス力ウンタリセツト出力信号である。
アドレスカウンタ、６０３は自己アドレスレジスタ、５
ｏ４はアドレスコンパレータ、５０５は送信権割当て識
別出力信号、５０６はアドレスカウンタの値、６０７は
自己アドレスレジスタの値、５０８はリセット回路、６
０９ｉアドレス力ウンタリセツト出力信号である。
上記のように構成された本実施例の送信同期制御回路に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
送信権割当てクロツク２ｏ１ａ５４列をカウントするア
ドレスカウンタ６０２の動作を活性化するリセット回路
６０８のアドレスカウンタリセット出力信号５０９によ
り、通信制御装置１０１は電源を投入後、アクセス制御
クロック２００の初期化クロック２０２ｂｉが一度検出
されるまで、送信権割当てクロック２０１ａｔ、１列を
カウントするアドレスカウンタ６０２の動作を非活性化
の状態で保持する。そのため、通信制御装置１０１はそ
の期間中（電源投入後、アクセス制御クロック２００の
初期化クロック２０２ｂｌが一度検出されるまでの期間
）、送信権を割当てられることはない。了ドレスカウン
タ５０２の動作が活性化された後、アドレスカウンタ６
０２は１−インクリメントの動作を開始する。アドレス
カウンタの値５０６が増加し、その通信制御装置１０１
の自己アドレスレジスタの値５０７と一致した時点でア
）” レス：Ｉどパレータ６０４の送信権割当て識別出
力信号６０５．、すなわち送信権割当てを識別したこと
の出力を行う。
ドレスカウンタ６０２の動作を活性化するリセット回路
６０８のアドレスカウンタリセット出力信号５０９によ
り、通信制御装置１０１は電源を投入後、アクセス制御
クロック２００の初期化クロック２０２ｂｉが一度検出
されるまで、送信権割当てクロック２０１ａｔ、１列を
カウントするアドレスカウンタ６０２の動作を非活性化
の状態で保持する。そのため、通信制御装置１０１はそ
の期間中（電源投入後、アクセス制御クロック２００の
初期化クロック２０２ｂｌが一度検出されるまでの期間
）、送信権を割当てられることはない。了ドレスカウン
タ５０２の動作が活性化された後、アドレスカウンタ６
０２は１−インクリメントの動作を開始する。アドレス
カウンタの値５０６が増加し、その通信制御装置１０１
の自己アドレスレジスタの値５０７と一致した時点でア
）” レス：Ｉどパレータ６０４の送信権割当て識別出
力信号６０５．、すなわち送信権割当てを識別したこと
の出力を行う。
またリセット回路５０８により、アクセス制御クロック
２００の初期化クロック２０２ｂ、の受信後、アドレス
カウンタ６０２が初期化される。
２００の初期化クロック２０２ｂ、の受信後、アドレス
カウンタ６０２が初期化される。
アクセス制御クロック２００によって送信権を割当てら
れた通信制御装置１０１が通信路にデータ送信中は、ア
クセス制御クロック中断回路４０２によりアクセス制御
クロック２００の送信を中断する。
れた通信制御装置１０１が通信路にデータ送信中は、ア
クセス制御クロック中断回路４０２によりアクセス制御
クロック２００の送信を中断する。
以上のように、本実施例によれば、送信権割当て識別回
路５０１、リセット回路５０８を設けることによシ、送
信権割当−Ｃが順次、競合することガく行われ、低コス
トで通信効率を上げることが可能となシ、またリセット
回路５０８によシ周期的にアドレスカウンタ６０２が初
期化されるためアドレスカウンタ５０２を誤動作状態か
ら初期化可能であり回路の信頼性を向上することができ
る。
路５０１、リセット回路５０８を設けることによシ、送
信権割当−Ｃが順次、競合することガく行われ、低コス
トで通信効率を上げることが可能となシ、またリセット
回路５０８によシ周期的にアドレスカウンタ６０２が初
期化されるためアドレスカウンタ５０２を誤動作状態か
ら初期化可能であり回路の信頼性を向上することができ
る。
発明の効果
以上のように本発明は複数の装置間での相互データ通信
が行われるとき、アクセス制御装置により、各通信制御
装置へ送信権が均等にかつ順次競合することなく割当て
られるため、通信路上の送信権割当てに関する競合を完
全に解決する。
が行われるとき、アクセス制御装置により、各通信制御
装置へ送信権が均等にかつ順次競合することなく割当て
られるため、通信路上の送信権割当てに関する競合を完
全に解決する。
さらに衝突防止に関する機構及び送信権割当てに関する
複雑な機構を必要としない。そして、従来これらの制御
に必要としたオーバヘッドを大幅に低減し、通信負荷の
増大時にも充分機能を果す長所を有し、高信頼性、高効
率、低コストな通信システムを提供することを特徴とす
る 特に、本発明によれば、信頼性及び効率を失うことなく
通信制御装置に要するコストを大幅に低減することが可
能であるため、実用上極めて有効な通信制御システムで
ある。
複雑な機構を必要としない。そして、従来これらの制御
に必要としたオーバヘッドを大幅に低減し、通信負荷の
増大時にも充分機能を果す長所を有し、高信頼性、高効
率、低コストな通信システムを提供することを特徴とす
る 特に、本発明によれば、信頼性及び効率を失うことなく
通信制御装置に要するコストを大幅に低減することが可
能であるため、実用上極めて有効な通信制御システムで
ある。
【図面の簡単な説明】
第１図は本発明における一実施例の通信制御システムの
構成を示すプロｙり図、第２図はアクセス制御クロック
の構成図、第３図は搬送波検知時のアクセス制御クロッ
クの変化を示す図、第４図は第１図の実施例におけるア
クセス制御装置の構成を示すブロック図、第５図は同実
施例における通信制御装置内の送信同期制御回路の構成
を示すブロック図である。 １００−・・・アクセス制御装置、１０１ 通信制御装
置、１０３ ・・通信路、４０１ アクセス制御クロッ
クジェネレータ回路、４０２・ アクセス制御クロｙり
中断回路、５００ ・−送信同期制御回路、５０１ ・
・送信権割当て識別回路、５０８ リセット回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 笥２図 ２ρρ ”ｒＪ ＞ Ｔ。 第３図 時１４丁 第４図
構成を示すプロｙり図、第２図はアクセス制御クロック
の構成図、第３図は搬送波検知時のアクセス制御クロッ
クの変化を示す図、第４図は第１図の実施例におけるア
クセス制御装置の構成を示すブロック図、第５図は同実
施例における通信制御装置内の送信同期制御回路の構成
を示すブロック図である。 １００−・・・アクセス制御装置、１０１ 通信制御装
置、１０３ ・・通信路、４０１ アクセス制御クロッ
クジェネレータ回路、４０２・ アクセス制御クロｙり
中断回路、５００ ・−送信同期制御回路、５０１ ・
・送信権割当て識別回路、５０８ リセット回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 笥２図 ２ρρ ”ｒＪ ＞ Ｔ。 第３図 時１４丁 第４図
Claims (1)
- 通信路と、前記通信路を共有し、送受信の機能を有する
複数の通信制御装置と、通信路上の送信権を各通信制御
装置に割当てるアクセス制御装置とを有し、前記アクセ
ス制御装置は、前記通信制御装置に送信権を均等に順次
割当てる送信権割当てクロ・ツクと通信制御装置の送信
権割当て識別回路を初期化するための初期化クロックか
らなるアクセス制御クロックを送出するアクセス制御ク
ロックジェネレータ回路と、通信路上の搬送波の検知の
期間中、前記アクセス制御クロックジェネレータ回路か
らの前記アクセス制御クロックの供給を一時中断するア
クセス制御クロック中断回路とから成シ、前記通信制御
装置は、アクセス制御クロックにより送信権割当てを識
別する送信権割当て識別回路と、前記初期化クロックに
より周期的に前記送信権割当て識別回路を初期化するり
セット信号を出力するリセット回路からなる送信同期制
御回路を有する通信制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181002A JPS6072353A (ja) | 1983-09-28 | 1983-09-28 | 通信制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181002A JPS6072353A (ja) | 1983-09-28 | 1983-09-28 | 通信制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072353A true JPS6072353A (ja) | 1985-04-24 |
| JPH0478059B2 JPH0478059B2 (ja) | 1992-12-10 |
Family
ID=16093012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181002A Granted JPS6072353A (ja) | 1983-09-28 | 1983-09-28 | 通信制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072353A (ja) |
-
1983
- 1983-09-28 JP JP58181002A patent/JPS6072353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478059B2 (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560985A (en) | Dual-count, round-robin distributed arbitration technique for serial buses | |
| US4488218A (en) | Dynamic priority queue occupancy scheme for access to a demand-shared bus | |
| US4628311A (en) | Carrier sense multiple access with collision avoidance utilizing rotating time staggered access windows | |
| US4232294A (en) | Method and apparatus for rotating priorities between stations sharing a communication channel | |
| US4463445A (en) | Circuitry for allocating access to a demand-shared bus | |
| US4581734A (en) | Multipriority communication system | |
| US4458314A (en) | Circuitry for allocating access to a demand shared bus | |
| US4470110A (en) | System for distributed priority arbitration among several processing units competing for access to a common data channel | |
| US4750168A (en) | Channel allocation on a time division multiplex bus | |
| US5440555A (en) | Access system | |
| US5553072A (en) | Communication apparatus and method | |
| EP0692168B1 (en) | Media access protocol for tdm bus network | |
| US5535212A (en) | Implicit token media access protocol without collision detection | |
| US5450404A (en) | Explicit and implicit token media access protocol with multi-level bus arbitration | |
| US5436901A (en) | Synchronous time division multiplexing using jam-based frame synchronization | |
| JPS62107543A (ja) | 無線通信装置 | |
| JPH0478059B2 (ja) | ||
| GB2274046A (en) | Media access protocol | |
| JPH0120819B2 (ja) | ||
| KR950001514B1 (ko) | 공유버스를 이용한 근거리 통신 장치 | |
| CN122053285A (zh) | 一种基于rs485总线的从机有序应答方法及系统 | |
| JPS63121340A (ja) | ロ−カルエリアネツトワ−ク用バスアクセス方式 | |
| JPH04123628A (ja) | Ｃｓｍａ／ｃｄ方式ノードステーション | |
| JPS60160745A (ja) | 通信制御方式 | |
| GB2304506A (en) | Media access protocol |