JPS607245A - Ｃａｔｖコンバ−タ及びｃａｔｖ分配システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は有線テレビジョンに関し、特にアドレス情報が
システムヘッドエンドからダウンロード（ｄｏｗｎｌｏ
ａｄ）されることのできるＣＡＴＶコンバータに関する
。

〔従来技術〕

多くの最近の有線テレビジョンにおいてシステムオベレ
τりはケーブル分配システムによってシステムヘッドエ
ンドにケーブルを介して連結された多くの契約者のター
ミナルに情報伝達する能力を持っている。特徴的な有線
システムにおいて。

各契約者のターミナルは、たとえば契約者が受信するこ
とのできるプログラムを支払うかどうかを限定するプロ
グラム認可コードをコンバータに設定するため、契約者
に伝達するためのヘッドエンドを認識する独特のアドレ
スを指定されるコンパの場合において特別の事件を見る
ための契約者に請求しあるいは登録するため、ヘッドエ
ンドから質問され、あるいはアドレスされるため、各契
約者のターミナルを認識するように、２方向情報リンク
においてヘッドエンドと通信することが可能である。こ
のような２方向通信は寸だ各契約者のターミナルが情報
を送るかあるいは受けるかのどちらか一方にそのターミ
ナルを確認するこトカテきるヘッドエンドを認識するた
めに独特のアドレスを指定されることが要求される。

さらに、特に契約者のターミナルの相対的に大きな部分
が有線テレビジョンシステム中のヘッドエンドに連結さ
れたとき、順番に契約者のターミナルにアドレスするこ
とができるヘッドエンドのため、ザービス１時間に関し
て、極めて有利である。

このことは、たとえば、各契約者のターミナルのために
アドレスコードの少なくとも十分なビットの１つあるい
は２つを修正することによって、単に連続することで連
続的に番号づけられた契約者ターミナルがアドレスされ
るのを実現できる。上記の十分々ビットは、アドレス付
けが不連続的な方法によって行われる時に要求される２
１ビットよりも多い。

契約者のターミナルアドレスは、コンパ−タカ契約家庭
に設置される時においであるいは前にプログラム可能な
リードオンリメモリー（ＦＲＯＭ）に従来は蓄積されて
いる。これはＦＲＯＭプログラマ−の使用によって設置
者によってそのフィールドにおいてつかわれる。設置者
はその契約者のため予じめ指定された論理アドレスによ
ってＦ　ＲＯＭをプログラムし、契約者のコンバータに
ＰＲＯＭのために供給されたソケットにＦＲＯＭを設置
する。契約者ターミナルアドレスは選択されたジャン・
ぐ−ワイヤを切断することによっであるいはＰＲＯＭ中
に望ましいアドレスコードを設定するため、直列のスイ
ッチを操作することによって契約者のアドレスを蓄積す
るためにまたプログラムされるのである。

しかしながらこの方法は時間がかかり、高価かつ非能率
である。そして、この方法は、新しいコ　”ンパータが
契約者の家庭に設置される毎にフィールド（ｆ　１ｅｌ
ｄ）において繰シかえされるにちがいない。加えて、シ
ステムオペレータがシステム上の契約者に割りあてられ
るあるいは指定されるアドレスの正確な記録を保つこと
は困難である。

〔発明の目的〕

本発明の目的は独特のアドレスを遠隔のヘッドエンドコ
ントローラから入力し、あるいは蓄積することのできる
アドレス可能な有線テレビジョンコンパ〜りを提供する
ことである。

本発明の他の目的は、多数が単一の有線通信システムに
使われる時、連続アト１／スコードを与えられるだめの
コンバータを認識するアドレス可能なコンバータを提供
することである。

本発明のよシ他の目的は製作の後機械的に手動操作する
必要がなく、あるいは機械的に修正する必要のないタイ
プのアドレス可能なコンバータを提供することである。

〔発明の構成〕

最後に２本発明のアドレス可能なコンバ−タハ。

コンバータのための独特の確認コードが蓄積されている
プログラム可能なリードオンリメモリーを含む、そして
コンバータのあとで独特の指定されたコンバータアドレ
スでプログラムすることのできるランダムアクセスメモ
リ（ＲＡＭ）が契約者の位置に設置される。このコンバ
ータは、コンバータがケーブルに接続された時、　ＦＲ
ＯＭに蓄積された独特の確認コードに対応した独特の予
じめ指定されたアドレスコードをヘッドエンドから受信
するデータ受信機を含む。コンバータＦＲＯＭに蓄積さ
れた確認コードが受信された確認コードでコンバータに
合った時、独特の予じめ定められたアドレスコードがコ
ンバータＲＡＭに蓄積される。これによってヘッドエン
ドがその後能率的にコンバータと情報伝達することが可
能である。

上記の目的の達成に対して以下に述べるように。

本発明はプログラム可能かつアドレス可能なケーブルテ
レビノヨン（ＣＡＴＵ　）コンバータニ関スる。

〔発明の実施例〕

本発明のアドレス可能なＣＡＴＶコンバータはヘッドエ
ンドから独特の予じめ指定された論理アドレスでプログ
ラムあるいはダウンロード（ｄｏｗｎｌｏａｄ）される
。ヘッドエンドは第１図に略図的に表わされている。こ
れを参照して、ヘッドエンドは、従来から、複数のビデ
オ信号源１０１，１０□、・・・１０ｎ。

複数の対応する２進タグコンコーダ１２１＋１２２＋・
・・１．２ｎにそれぞれ接続された出力、オを含み２進
タダコンコーダはビデオ信号源１０のビデオ信号出力−
にプログラム確認タグをそれぞれ付加する。

２進タグエンコーダ１２の出力は信号連結器１４の入力
に適用される。

第１図のヘッドエンドは、オペレータ入力コンピュータ
ターミナル１６を含む。このコンヒーータターミナル１
６にはオペレータが２方向有線システムを通ってヘッド
エンドに連結されるためにある契約者の場所にＣＡＴＶ
コンバータに関係する情報を手動で入力しあるいは形づ
くるのである。このような情報は、たとえば、コン・ぐ
−夕の設置データ、コンバータの連続番号データ、契約
者の名前とアドレス、　）ＩＢＯのような契約者に認め
られるためのザーピス、視聴されるための特別イベント
のためのクレジットあるいは支払いのように契約者に認
められる特典などが含まれる。

入力ターミナル１６からの情報は中央コントローラある
いはプロセッサー１８に加えられ蓄積される。数種の機
能を持つプロセッサ１８は２進タグエンコーダのそれぞ
れに２進プログラムタグを指定する。プロセッサ１８は
また独特の論理アドレスを各契約者のコンバータに指定
するためプログラムされる。契約者アドレスは順々ある
いは連続の順番で、たとえば、設置順で、システム中の
いろいろなコンバータに指定されるのである。

プロセッサ１８の１出力はＦＳＫ送信機２００Å力に加
えられる。プロセッサ１８の他の出力は周波数コントロ
ール回路２２に加えられる。このコントロール回路２２
はＦＳＫ受信機２４の局部発振器の周波数をコントロー
ルする。ＦＳＫ送信Ｐ９．２０はマンチェスターエンコ
ード（Ｍａｎｃｈｅｓｔｅｒ　−ｅｎｃｏｄｅｄ）　Ｆ
ＳＫ信号を生成する（第３図（ｅ））このＦＳＸ信号は
コンバータに送信される論理アドレスコードを含むデー
タを含む。ＦＳＫ送信機２０の出力は信号連結器１４の
入力に加えられる。信号連結器１４の出力はキャリア周
波数の１群上に調整されたビデオ信号源１０からのビデ
オ信号を含み。

そして、他のキャリア上にＦＳＫ信号が多くの契約者の
ターミナルに送信される信号に２方向ＣＡＴＶ分配シス
テム２６に加えられる。契約者のターミナルからの返送
情報を受信するＦＳＫ受信機２４の入力はＣＡＴＶ分配
システム２６に連結され、その出力はヘッドエンドの中
央プロセッサ１８に加えられる。

ＣＡＴＶ分配システム２６を介してヘッドエンドに連結
された契約者のターミナルのそれぞれは１つのアドレス
可能なコンバータを含んでいる。このコンバータの本発
明による実施例が第２図に示されている。図示のように
このコンバータは２方向分配システム２６にケーブルに
よって接続された入力をそれぞれ有するＦＳＫ受信機２
８とＲＦモジュール３０を含んでいるモジュール３０は
ベースバンドに選択されたビデオ信号を復調する。そし
てデスクランブラ−３２にベーススクランブルビデオを
加える。デスクランブラ−３２は、スクランブルビデオ
をデスランプルする。そしてコンバータの出力チャンネ
ル周波数において、デスクランブルビデオがキャリアを
復調する復調器３４にベースバンドにおいて、アンスク
ランブルビデオ信号を加える。復調器３４の出力は、契
約者のテレヒジョン受信機に加えられる。モジュール３
゜における信号選択はチーーニングマイクロプロセッサ
３６からモジュール３０に加えられる周波数コントロー
ル信号によって影響される。このマイクロプロセッサは
コンバータのコントロールマイクロプロセッサ３８に連
結される。

コントロールマイクロプロセッサ３８ｕエンコーダ１２
によって、送信されたビデオ信号にヘッドエンドにおい
て加えられたプログラム確認タグによって確認されるよ
うにあるプログラムを、受信するために契約者を認識す
る権限コードを蓄積するために適用される。権限コード
は、以下に詳述するように、コンバータに論理アドレス
コードの指定に続くマイクロプロセッサ３８で加えられ
る（　Ｉ　ｏａｄ　）。マイクロプロセッサ３８はまた
ＲＦモジュール３０にボリュームコントロール信号及ヒ
デスクランブラータイミング及び論理回路４ｏにデスク
ランブルコントロール信号を供給スる。デスクランブラ
−タイミング及び論理回路４０はデスクランブラ−３２
にデスクランブルコントロール信号を供給する。コント
ロールマイクロプロセッサ３８は、マイクロッ０ロセツ
サ３６とともにＲＦモノニール３０に周波数コントロー
ル信号を発生するキーノぐラド（ｋｅｙｐａｄ）　４２
からプログラム選択信号を受信する。マイクロプロセッ
サ３８は表示されるための選択されたチャンネルを与え
るための情報をディスプレイ４２に供給する。

コントロールマイクロプロセッサ３８　ｉｔ、　、信号
を受信して、直列あるいは並列のタイミング及び論理回
路４４に信号を供給する。タイミング及び論理回路４４
はＦＳＫ受信機２８からコードされた復調信号を受信す
る。回路４４はＦＳＫ受信機から並列２進データに連続
２進データを変換し、そのデータをコントロールマイク
ロプロセッサ３８に加える。第２図のコンバータからヘ
ッドエンドにデータを転送するため、コントロールマイ
クロ−ｙ’ロセッサ−３８はタイミング及び論理回路４
４を通してＦＳＫ送信機４６にデータを供給する。ＦＳ
Ｋ送（８機４６はＲＦキャリアにコンバータの２進デー
タを変調し、ヘッドエンドにおいてＣＡＴＶ分配システ
ム２６に沿ってＦＳＫ受信機２４にもどす変調されたＦ
ＳＫ信号を送信する。

第２図に示されるコンバータに関する記載は一般的でな
く、加えてここで記載されている以上のことはない。加
えて、第２図のコンバータは、遠方のヘッドエンドから
他の情報と同様に独特の論理７　トｖ　スヲコンバータ
にダウンロー　ト（ｄｏｗｎ　−１ｏａｄ）あるいは蓄
積するためプログラムされることが可能である。

最後に、各コンバータはその製造の時に連続番号を指定
される。その連続番号はコントロールマイクロプロセッ
サ３８の入力に接続されたプログラム可能なリードオン
リメモリ（ＲＯＭ）　４．８に蓄積される。本発明のコ
ンバータはまた低電力消費のＣＭＯＳスタティックラン
ダムアクセスメモリ（ＲＡＭ）５０を含む。このランダ
ムアクセスメモリ５０はバッテリ５２から動作電力及び
供給電圧を受け取る。以下に記載するように、望むなら
ば購入記録のように１位置コード及びその契約者に関す
る他の情報、認可、及び相互参照表の様な独特の論理ア
ドレスはヘッドエンドからダウン口・−ド（ｄｏｗｎ−
１ｏａｄ）され、最近の独特の論理アドレスを質関し認
める能力に基づいた契約者のターミナルを２方向通信に
引き込むためにヘッドエンドを認識するためのメモリ５
０に蓄積されることができる。メモリ５０に対するバッ
テリ５２の常設の連結はコンバータ中の情報の不活性の
保存を保証する。

以下今日 コンバータは遠隔の契約者位置に設置されると。

ヘッドエンドにおいてコントロールプａセッザ１８は予
じめ指定されたアドレス及びＦＳＫ送信機２０に契約者
のため連想された連続番号フードを供給する。送信機２
０はＦＳＸアドレスの予じめ定められたコマンド信号を
送信する。このコマンド信号は、以下に詳細に記載され
る第４図の左欄に示すように、８ピツトが１バイトのＷ
。、Ｗ、。

Ｗ２及びＷ３よシなるコンパユタに対する論理アドレス
信号及び予じめ定められたアドレスコードと共にコンバ
ータのために連続番号の１０文字を表わすバイトを含む
その信号はコンバータのＦＳＫ受信機２８でデコードさ
れ、論理回路４４で並列２進形式に変換され、コントロ
ールマイクロプロセッサ３８に蓄積される。

コントロールマイクロプロセッサ３８　ハ受信連続番号
コードとその時蓄積された連続番号とを比較する。受信
連続番号コードと蓄積連続番号コードとの適合（ｍａｔ
ｃｈ　）が認められると、マイクロプロセッサ３８は受
信連続番号コードで連想される論理アドレスコードをメ
モリ５０に蓄積させる。

論理アドレスコードが第３図のフローチャー１・に５４
段で示すようにメモリ５０に蓄積されるとすぐに、５６
段に示すように、へ、ドエンドがその時そのアドレスに
よって契約者のターミナルにアドレスし、予じめ定めら
れた位置コード信号を持つ信号を送る。この位置コード
信号はアドレスコード及び位置コードを含む第４図の右
欄に示されたフォーマットを持つ。位置コードはまたプ
ログラム認可コードのよりなコンバークの独特の論理ア
ドレスコード及び他のコードとともにメモリ５０に蓄積
される。独特のアドレスコードはソ。

コンバータに独特であるか１位置コードの場合のように
、システムのすべてのコンバータに共通であるかどうか
である。

／ステム中の各コンバータのメモリ５０に蓄積された位
置コートゝは安全度合として使用されている。操作にお
いて、ヘッドエンドはシステム位置コードを含む信号を
各契約者のターミナルに周期的に送る。このシステム位
置コードＩｄ　各：Ｔ　ｙバークに蓄積された位置コー
ドにたとえられる。送出されかつ蓄積された位置コード
が合わないと、各コンバータノコントロールマイクロプ
ロセッザ３８は、メモリ５ｏに以前に蓄積された論理ア
ドレスコードを消し、その結果契約者のターミナルは認
可されない（ｅｌｇ、５ｔｏｌｅｎ　）　コンバータが
はいっているとして認識される。そして、ビデオ信号が
契約者のターミナルでデスクランブルされないので、そ
の契約者へのプログラミングのすべてがそれ以後無力に
される。

ヘッドエンドからプログラム可能なコンバータに送られ
たコマンド及びデータは好ましくは８ビツトが１バイト
を構成する列の型式である。第４図に示すように、予じ
め定められた論理アドレス信号は３７７のようなあるい
は２進型式におけるすべてのｒ　１　（ｏｎｅｓ）　Ｊ
のような、オフタルベース（ｏｃｔａｌ　）の型式で示
される５個の８ビットからなるＩＲＧバイトで始まる。

このＩＲＧバイトは予じめ定められたアドレスコマンド
信号を受信するすべてのコンバータに同期する。これは
コマンド信号中のバイトの番号を示すバイトカウント信
号及びその時に予じめ定められたアドレス構成コードに
よって続かれる。これは、順に、４つの論理アドレスパ
イ１−Ｗ３　、Ｗ２　、ｗ、、ｗｏ及び連続番号バイト
によって続かれる。その信号はチェックサムバイトで終
る。このチェックサムバイトは。

もしも前のアドレスデータが正確に受信された々ら、コ
ンバークのマイクロプロセッサに確定するためチェック
することを指示する。同様に予じめ定められた位置コー
ドコマンド信号は５個のＩＲＱバイト及び予じめ定めら
れた位置コードバイトに続くバイトカウント信号及び論
理アドレスビット。

位置コードビットを含む。チェックサムバイトはまた正
確なチェックとして機能するために含まれる。

第５図は８ビツトで１バイトを構成する信号がこのシス
テムにおいてヘッドエンドから契約者のターミナルに送
出される方式を示す。図示された特別の例は上述した方
法でコンバータのメモリに論理アドレスコードを蓄積す
るためヘッドエンドからすべての契約者のコンバータに
送出された共通（予じめ定められたアドレス）のもので
ある。

第５図（ａ）は近似的に１３．８９５　ｋＨｚにおける
システムクロックである。このクロックは一般的に３．
５８■（２力ラー契約者信号の２進分割によって発生さ
れる。この利用できるカラー契約者信号はマスグロカラ
ーＴＶクリスタルを使用することによって発生される。

第５図（ｂ）はコマンドコード１３７あるいは２進コー
ドに変換した０１０１　］、　１　］、　１を表現する
。

コマンドコードの８ピットは時間間隔Ｔ２でまず発生す
る少なくとも意味のあるビットでＴ９からＴ２の範囲で
８の時間間隔で発生する。第５図（ｃ）はコマンド文ヲ
含むデータフレームフォーマットを示す。データフレー
ムは時間間隔Ｔ１０間のスタートビット、時間間隔Ｔ１
０の間の奇数パリティビット及び時間間隔の間のストッ
プビットを含む。

第５図（ｄ）は第３図（ａ）のクロック信号が第５図（
ｃ）のデータフレーム信号に連結されたマンチェスター
ｘ　：ｙ　コ−ｔ’　信号テｈ　ル。マンチェスターエ
ンコード信号はクロック（第５図（ａ）　）とデータ７
レーム（第５図（Ｃ））との間に特種なあるいは論理的
な関数によって発生される。クロック及びデータは各ビ
ット間隔の真中で波形変化があるこのような方法で積分
される。ビット間隔の真中で立上９変化（論理Ｏから論
理１）が論理１を指示する。一方立下り変化（論理１か
ら論理Ｏ）は論理Ｏを指示する。ヘッドエンドのＦＳＫ
送信機２０によって送出されたマンチェスターエンコー
ドＦＳＫ信号（第５図（ｅ））は１０６．５ＭＨｚ　（
Ｆ　Ｍバンド）の周波数においてである。

〔発明の効果〕

すべてのコンバータの独特の論理アドレスコード及び共
通の位置コードが従来技術のアドレス可能なコンバータ
でめられたように、どのような機械的々操作あるいは修
正なしで、コンバータに遠隔のヘッドエンドからプログ
ラムされることが可能であることが理解されるであろう
。システム中のあるコンバータに特別あるいはすべての
コンバータに共通の他の情報がヘッドエンドから、最新
のアドレスが蓄積されたコンバータを指示し。

通信するためのヘッドエンドの能力に基づいたコンバー
タに送信されることができることがまた理解されるであ
ろう。本発明に応じて独特の論理アドレスが形成される
とすぐ、コンバータは連続番号で連想される広く分散番
れた値にかわって連続アドレス値の一般的なフォーマッ
トでヘッドエンドから情報を受け、これによってヘッド
エンドゝと契約者のターミナルとの間に大きく増加した
操作の有効性を提供するということがまた理解されるで
あろう。最後に１本発明がこれによって現時点での好ま
しい実施例を参照して上記のように記載される一方、修
正が本発明の精神及び範囲から逸脱することなく行なわ
れるということが理解されるであろう。

【図面の簡単な説明】

第１図は本発明のプログラム可能なコンバークで用いる
ためのＣＡＴＶのヘッドエンドの概略的なブロック図、
第２図は本発明の一実施例に対応するプログラム可能な
コンバークの概略的なブロック図、第３図はコンバータ
のプログラムに用いられたイニシャライズの順序を示す
フローチャート。 第４図はコンバータに論理アドレス及び位置コードをダ
ウンロードあるいはプログラドするために使用されたデ
ータのフォーマットを示すための図。 第５図は本発明に利用された時間分野において種々の通
信信号を示すだめの図である。なお、第５図（ａ）はシ
ステムクロックを示すための図、第５図（ｂ）はデータ
ワードフォーマ、トを示すだめの図。 第５図（ｃ）はデータフレームフォーマットを示すため
の図、第５図（ｄ）はマンチェスターエンコードデ′　
−タフレームを示すための図、第５図（ｅ）はＦＳＫ変
調された信号を示すための図である。 １０・・・ビデオ信号源、１２・・・２進タダエンコー
ダ、１４・・・信号連結器、１６・・・入力コンピュー
タターミナル、１８・・・プロセッサ、２０．４６・・
・ＦＳＫ送信機、２２・・・コントロール回路、２４゜
２８・・・ＦＳＫ受信機、２６・・・ＣＡＴＶ分配シス
テム。 ３０・・・ＲＦモジュール、３２・・デスクランブラ−
１３４・・・復ＰＡ器、　３６・・・チー−ユングマイ
クロノ０ロセツザ、３８・・・コントロールマイクロ７
０ロセ、す。 ４０．４４・・・タイミング及び論理回路、４２・・・
キーノぐラド及びディスプレイ、４８・・・リートオフ
　ＩＪメモリ、５０・・・ランダムアクセスメモリ、５
２・・・バッテリ 代理人（７１２７）ブ１゛理土後ｍＡ　洋ｊｌ・手続補
正書（方式） 昭和？２年７月２ダ日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和５９年特許願第１１８，３６３号 ２、発明の名称 ＣＡＴＶ：ｆｆ７ハータ及びＣＡＴｖ分配システム６　
補正をする者 事件との関係　特許出願人 名称　ジェネラル　インスソルメント コーポレイション ４代理人　〒１０５ 住　所　東京都港区西新橋１丁目４番１０号第三森ビル
　置　５９１−１５０７・１５２３氏名　（５８４１）
弁理士芦１）坦 （ほか２名） ５、補正命令の日付 自発補正 ６、補正の対象 １）図面 ２）委任状および訳文 ３）優先権証明書および訳文 Ｚ　補正の内容 １）図面の浄書　（内容に変更なし）

Claims (1)

1. 【特許請求の範囲】 １　コンバータに確認コードを蓄積するだめの第１のメ
   モリーと、第２のメモリーと、前記のコンバータに指定
   された確認コード及び独特の論理アドレスコードを該コ
   ンバータに入力するコード化された信号を受信するだめ
   に適用されるコード受信手段と、該コード受信手段及び
   前記第１及び第２のメモリに接続されたプロセス手段と
   、受信された確認コードと前記第１のメモリに蓄積され
   た確認コードとを比較し、前記第２のメモリに受信され
   た論理アドレスを蓄積するため、受信されたかつ蓄積さ
   れた確認コードと間の予しめ定められた関係の認識上有
   効な手段とを有すること特徴とするＣＡＴＶコンバータ
   。 ２、特許請求の範囲第１項の記載において、前記第２メ
   モリは低電力のスタティックランダムアクセスメモリで
   あって、動作電圧を供給するだめ第２のメモリに接続さ
   れた電力源を有することを特徴とするＣＡＴＶコンバー
   タ。 ３、特許請求の範囲第２項の記載において、前記確認コ
   ードはコンバータの製作の間にコンバータに指定された
   連続番号であり、前記第１のメモリはプログラム可能な
   リードオンリーメモリであることを特徴とするＣＡＴＶ
   コンバータ。 ４、特許請求の範囲第３項の記載において、前記コード
   受信手段はＦＳＸ受信機及び該ＦＳＫ受信機と受信され
   た連続２進データを並列２進データに変換するだめの前
   記プロセス手段との間に挿入された論理手段とにより構
   成されていることを特徴とするＣＡＴＶコンバータ。 ５、特許請求の範囲第１項の記載において、前記確認コ
   ードはコンバータの製作の間にコンバータに指定された
   連続番号であって、前記第１のメモリはプログラム可能
   なリードオンリーメモリであることを特徴とするＣＡＴ
   Ｖコンバーク。 ６、特許請求の範囲第１項の記載において、前記コード
   受信手段はＦＳＸ受信機及び該受信機と受信された連続
   ２進データを並列２進データに変換するだめの前記７０
   口セス手段との間に挿入された論理手段とにより構成さ
   れていることを特徴とするＣＡＴＶコンバータ。 ７、　ケーブルに接続されることに適用されるコンバー
   タにおいて、該コンバータはケーブルから複数の異なる
   コンバータアドレスコードを受信するだめのデータ蓄積
   手段及びプロセス手段を有し。 前記プロセス手段はそのコンバータに独自に指定された
   前記アドレスコードの一つを認識し、かつ前記データ蓄
   積手段に前記アドレスコードのうちの選択された一つを
   蓄積するための手段を含むことを特徴とするＣＡＴＶコ
   ンバータ。 ８、特許請求の範囲第７項の記載において、コンバータ
   確認信号を蓄積するだめの前記ゾロセス手段に接続され
   た第２のデータ蓄積手段と、受信されかつ蓄積された確
   認コードが相互に予じめ定められた関係をもつ時、ヘッ
   ドエンドからの異なる受信された確認信号を蓄積された
   確認信号と比較し、かつ前記第１に記載したデータ蓄積
   手段に指定されたアドレスコードを蓄積するだめの手段
   よりなる前記プロセス手段とを有することを特徴とする
   ＣＡＴＶコンバータ。 ９、ヘッドエンドと、ケーブルと、前記ヘッドエンドに
   該ケーブルを介して接続された多数の遠隔の契約者のタ
   ーミナルと、独特の確認コードによって確認されたアド
   レス可能なコンバータを含む前記契約者のターミナルの
   おのおのと、前記コンバータ確認コードの一つ及びその
   コンバータに独自に指定されたアドレスも一ドを少なく
   とも含むコード化信号を前記ケーブルに沿って送信する
   ためのコード送信手段を有するヘッドエンドと。 メモリ及び前記ヘッドエンドから送信されたコード信号
   を受信しかつ連想された確認コードの認識において前記
   メモリに受信されたアドレスコードを永久に蓄積するだ
   めのプロセス手段を含むコンバータとで構成された２方
   向ＣＡＴＶ分配システム。 １０　特許請求の範囲第９項の記載において、前記コン
   バータは前記独特の確認コードが蓄積された第２のメモ
   リと、受信された確認コードと蓄積された確認コードが
   相互に予じめ定められた関係をもつ時、受信された確認
   コードと蓄積された確認コードを比較しかつ前記第１の
   メモリに前記アドレスを蓄積するだめの手段を有するこ
   とを特徴とするＣＡＴＶ分配システム。 １Ｊ、特許請求の範囲第１０項の記載において。 前記確認コードはコンバータ製作の間にコンバータに指
   定され鵞連続番号であって、前記第１のメモリは７０ロ
   グラム可能なリードオンリメモリであることを特徴とす
   るＣＡＴＶ分配システム。 １２、特許請求の範囲第１１項において、前記コード受
   信手段はＦＳＫ受信機及び該ＦＳＸ受信機と受信された
   連続２進データを並列２進データに変換するだめの前記
   フ０ロセス手段との間に挿入された論理手段を有するこ
   とを特徴とするＣＡＴＶ分配システム。 １３　特許請求の範囲第１０項において、前記コード受
   信手段はＦＳＸ受信機及び該ＦＳＸ受信機と受信された
   連続２進データを前記コンバータ確認コード及びアドレ
   スコードを含む並列２進データに変換するだめの前記プ
   ロセス手段との間に挿入された論理手段とを有すること
   を特徴とするＣＡＴＶ分配システム。 １４、有線テレビノヨンシステムの一部分としてケーブ
   ルを介してヘッドエンドに接続されたアドレス可能なコ
   ンバータにアドレスを設定するだめのシステムであって
   、独特の連続番号を各コンバータに蓄積する段階を有し
   、コンバータの連続番号とそのコンバータに独自に指定
   された連想されたコードを含む信号をコンバータにケー
   ブルで送信し、該コンバータで受信された連続番号を確
   認し、連想されかつ指定されたアドレスコードをメモリ
   に蓄積することを特徴とするＣＡＴＶ分配システム。 １５、特許請求の範囲第１４項の記載において。 前記コンバータ連続番号は第２のメモリに蓄積され、前
   記連続番号は受信された連続番号コードと蓄積された連
   続番号コードとの間の対応を比Ｖがつ認識する段階を有
   する段階を認めることを特徴とするＣＡＴＶ分配システ
   ム。 １６　特許請求の範囲第１５項の記載において。 前記メモリに前記アドレスの蓄積に伴い、前記アドレス
   コード及びヘッドエンドに接続されたコンバータに共通
   する位置コードを含む位置コードコマンドをコンバータ
   に送出する段階を有することを特徴とするＣＡＴＶ分配
   システム。 以下企臼