JPS6074010A - 文字デ−タ処理装置 - Google Patents
文字デ−タ処理装置Info
- Publication number
- JPS6074010A JPS6074010A JP58182001A JP18200183A JPS6074010A JP S6074010 A JPS6074010 A JP S6074010A JP 58182001 A JP58182001 A JP 58182001A JP 18200183 A JP18200183 A JP 18200183A JP S6074010 A JPS6074010 A JP S6074010A
- Authority
- JP
- Japan
- Prior art keywords
- data
- characters
- register
- counter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Document Processing Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はストリーム形式の文字データを編集の対象とし
て機能するワードプロセソザに係り、特にストリーム形
式の文字データを簡便に２行単位でフォーマント化でき
るデータ処理装置に関する。
て機能するワードプロセソザに係り、特にストリーム形
式の文字データを簡便に２行単位でフォーマント化でき
るデータ処理装置に関する。
（２） 技術の背景
マイクロプロセッサはその機能性から多くの分野たとえ
ば工場等における制御装置さらには事務関係におりる事
務処理等に用いられている。前述した事務処理において
多く用いられているのにワートプロセソサがある。ワー
ドプロセソザはキーボードより入力した文章を目的の複
式に出力するものであり１文章の削除、挿入等の校正２
編集さらには１行中の文字数の変更等２文書作成におり
るあらゆる機能を有している。
ば工場等における制御装置さらには事務関係におりる事
務処理等に用いられている。前述した事務処理において
多く用いられているのにワートプロセソサがある。ワー
ドプロセソザはキーボードより入力した文章を目的の複
式に出力するものであり１文章の削除、挿入等の校正２
編集さらには１行中の文字数の変更等２文書作成におり
るあらゆる機能を有している。
（３） 従来技術と問題点
従来、ワードブロセソザの前述した機能は全てマイクロ
プロセッサのプログラムによってなされていた。たとえ
ばストリーム形式の文字データを行単位で編集し出力す
る場合等は、その１行における文字数、さらには改行の
為の特殊コードく改行コード）等の検出を全てプログラ
ムによって行なっていた。前述のプログラムによるスト
リーム形式においては文字数や特殊コードの検出は、１
文字単位での３文字数のカウントと１行の文字数との比
較、さらには特殊コードとの比較を行なう為、その処理
プログラムが複雑となる問題を有していた。さらに、そ
の処理に多くの時間を有する問題を有していた。
プロセッサのプログラムによってなされていた。たとえ
ばストリーム形式の文字データを行単位で編集し出力す
る場合等は、その１行における文字数、さらには改行の
為の特殊コードく改行コード）等の検出を全てプログラ
ムによって行なっていた。前述のプログラムによるスト
リーム形式においては文字数や特殊コードの検出は、１
文字単位での３文字数のカウントと１行の文字数との比
較、さらには特殊コードとの比較を行なう為、その処理
プログラムが複雑となる問題を有していた。さらに、そ
の処理に多くの時間を有する問題を有していた。
（４） 発明の目的
本発明は前記問題点を解決するものであり、その目的と
するところはストリー人形式の文字データを行単位でメ
モリに再配列して格納する回路を設け、プログラムによ
る文字データの検索回数等を減らし２文字処理のソフト
ウェアを簡単化した文字データ処理装置を提供すること
にある。
するところはストリー人形式の文字データを行単位でメ
モリに再配列して格納する回路を設け、プログラムによ
る文字データの検索回数等を減らし２文字処理のソフト
ウェアを簡単化した文字データ処理装置を提供すること
にある。
（５） 発明の構成
本発明の特徴とするところはマイクロブロセ。
すと入出力装置とを備えた文字データ編集を行なすに、
ストリーム形式で入力された文字データを任意の文字あ
るいは文字数の少なくとも一方で行単位に区切り、格納
する処理回路を有することを特徴とした文字データ処理
装置にある。
ストリーム形式で入力された文字データを任意の文字あ
るいは文字数の少なくとも一方で行単位に区切り、格納
する処理回路を有することを特徴とした文字データ処理
装置にある。
（６） 発明の実施例
以下１図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例におけるメモリマツプである。
１はメモリマツプ全体を、２はストリーム形式の文字デ
ータ格納領域を、３は編集後のデータ格納領域をそれぞ
れ示す。本発明の実施例においては文字データ格納領域
２よりストリーム形式の文字データを読め出し、目的と
する１行の文字数さらには改行コードに対する改行を行
なって編集後の格納領域３に編集データを格納する。
ータ格納領域を、３は編集後のデータ格納領域をそれぞ
れ示す。本発明の実施例においては文字データ格納領域
２よりストリーム形式の文字データを読め出し、目的と
する１行の文字数さらには改行コードに対する改行を行
なって編集後の格納領域３に編集データを格納する。
第２図は本発明の実施例の回路構成図である。
プロセノザ（ＣＰｔＪ）４ばメモリ５とデコーダ６にパ
スライン８を介して接続されている。デコーダ６はレジ
スタ７、マルチプレクサ１１．メモリ１２に接続されて
いる。アドレス回路１ｏはレジスタフに相互に接続され
るとともにマルチプレクサ回路１１に接続されている。
スライン８を介して接続されている。デコーダ６はレジ
スタ７、マルチプレクサ１１．メモリ１２に接続されて
いる。アドレス回路１ｏはレジスタフに相互に接続され
るとともにマルチプレクサ回路１１に接続されている。
そしてマルチプレクサ回路１１の出力はメモリ１２に加
わる。デコーダ６はレジスタ７、メモリ１２をアクセス
する為のデコーダであり、ＣＰＵ４に接続されたパスラ
イン８上のアドレスをデコードし、前述のレジスタ７、
メモリ】２を選択する。尚、メモリ１２、レジスタ７に
は図示しないが必要となるデータバス、アドレスバスが
接続されている。レジスタ７ばス（・リームデータを行
分割するための文字数を指定するレジスタＣＲＧ、 ス
トリームデータを入力するレジスタＤＲＧ、ストリーム
デークを行分割格納した時の行数を表示するレジスタＬ
ＲＧより成る。アドレスバス１０はカウンタとコンパレ
ークより成り、カウンタによってレジスタＣＲＧで指定
された文字数までカラン１−シながら。
わる。デコーダ６はレジスタ７、メモリ１２をアクセス
する為のデコーダであり、ＣＰＵ４に接続されたパスラ
イン８上のアドレスをデコードし、前述のレジスタ７、
メモリ】２を選択する。尚、メモリ１２、レジスタ７に
は図示しないが必要となるデータバス、アドレスバスが
接続されている。レジスタ７ばス（・リームデータを行
分割するための文字数を指定するレジスタＣＲＧ、 ス
トリームデータを入力するレジスタＤＲＧ、ストリーム
デークを行分割格納した時の行数を表示するレジスタＬ
ＲＧより成る。アドレスバス１０はカウンタとコンパレ
ークより成り、カウンタによってレジスタＣＲＧで指定
された文字数までカラン１−シながら。
メモリ１２にマルチプレクサ回路１１を介してアドレス
データを送出しアクセスする。また、アドレス回路１０
のコンパレータによってストリームデータの文字コート
たとえばσす（復改）を検出する。尚、前述の（Ｄを検
出した場合にはレジスタＬＰＧをインクリメントする。
データを送出しアクセスする。また、アドレス回路１０
のコンパレータによってストリームデータの文字コート
たとえばσす（復改）を検出する。尚、前述の（Ｄを検
出した場合にはレジスタＬＰＧをインクリメントする。
マルチプレクサ回路１１はデコーダからのアドレスデー
タとア］・レス回路１０からのアドレスデータとを選択
する回路であり、それぞれの回路からの要求信号によっ
て前述のアドレスデータを選択してメモリ１２に出力す
る。
タとア］・レス回路１０からのアドレスデータとを選択
する回路であり、それぞれの回路からの要求信号によっ
て前述のアドレスデータを選択してメモリ１２に出力す
る。
次に第１図に示したストリーム形式の文字データ格納領
域２のストリーム形式データを編集しデータ格納領域３
に格納する動作を第２図に示した本発明の実施例を用い
て説明する。
域２のストリーム形式データを編集しデータ格納領域３
に格納する動作を第２図に示した本発明の実施例を用い
て説明する。
先ず行分割の文字数をレジスタ］？Ｇにセットする。次
にストリーム形式の文字データをレジスタＤＲＧに接続
して入力する。尚前述のセットと連続した人力はＣＰＵ
４のプログラム実行によってなされる。前述の連続した
入力データはレジスタＤＲＧに人力されるたびにア１ご
レス回路１０のコンパレータで復改コードたとえば前述
した○と比較される。入力されたデータが復改コー１゛
でない場合にはレジスタＬＲＧＴ：指定される行とすド
レス回路のカウンタで指定される位置のメモリ１２に入
力されたデータを格納する。そしてアドレス回ＥＩｋｌ
Ｏのカウンタがインクリメントする。
にストリーム形式の文字データをレジスタＤＲＧに接続
して入力する。尚前述のセットと連続した人力はＣＰＵ
４のプログラム実行によってなされる。前述の連続した
入力データはレジスタＤＲＧに人力されるたびにア１ご
レス回路１０のコンパレータで復改コードたとえば前述
した○と比較される。入力されたデータが復改コー１゛
でない場合にはレジスタＬＲＧＴ：指定される行とすド
レス回路のカウンタで指定される位置のメモリ１２に入
力されたデータを格納する。そしてアドレス回ＥＩｋｌ
Ｏのカウンタがインクリメントする。
第３図はレジスタＣＲＧに格納された文字数が”７Ｆ”
（１６進）の場合のメモリ構成を示す。
（１６進）の場合のメモリ構成を示す。
上位アドレス゛’ｘｘｏｏｏ”〜”ＸＸ２００″はレジ
スタＬＲＧの内容に対応し、下位アドレスはアドレス回
路１０のカウンタ値にそれぞれ対応する。すなわち換言
するならばレジスタＬ Ｐ Ｇの内容は行カウンタ値で
ありアドレス回路１０のカウンタは文字カウンタ値に対
応する。前述の入力された入力データすなわち文字デー
タはレジスタＣＲＧで指定された文字数だけ１行中に順
次格納される。文字数を越えた場合にはレジスタＬＰＧ
の内容をアドレス回路１０はインクリメントするととも
にカウンタをクリアする。これによって次の行領域から
再度順次格納される。また、１行中の文字数に満たない
場合でも、復改コードを検出した場合は、前述と同様に
レジスタＬＰＧの内容をアドレス回路はインクリメント
するとともにカウンタをクリアする。これによって次の
行より再度順次文字データをメモリ１２に格納する。第
４図は本発明の実施例によるストリームデータをｍ集し
た結果を示す図である。ストリームデータ１４をレジス
タＣＲＧで指定される文字数の行に変換し、さらに入力
データが復改コード〔すの時に復改する。尚、レジスタ
ＣＲＧばＯの時には１文字としての値を表わす。すなわ
ち、第４図の場合には１０文字で１行であることを示す
。先ず上位ア１”ｌｚス“’ｘｘｏｏｏ”より順次１０
文字メモリ１２に文字データを格納する。この間には復
改コード＠＜ないので１０文字分が格納される。そして
改行がなされる。すなわちレジスタＬ、 ＲＧがインク
リメントされ１゛′となる。尚、レジスタＬＰＧは文字
数と同様に０が１行目を示す。すなわちこの時１となる
ので２行目を指すことになる。゛そしてさらに順次メモ
リ１２に格納されるが６文字目でα］Ｘ＜入力するので
レジスタＩ−ＲＧをインクリメントして“２″としアド
レス回路１０のカウンタをクリアする。そしζさらに順
次前述動作をくりかえしメモリに格納される。第４図に
示したストリーム形式データを全て副梁した後にはレジ
スタＬ ＲＧの内容は４となる。
スタＬＲＧの内容に対応し、下位アドレスはアドレス回
路１０のカウンタ値にそれぞれ対応する。すなわち換言
するならばレジスタＬ Ｐ Ｇの内容は行カウンタ値で
ありアドレス回路１０のカウンタは文字カウンタ値に対
応する。前述の入力された入力データすなわち文字デー
タはレジスタＣＲＧで指定された文字数だけ１行中に順
次格納される。文字数を越えた場合にはレジスタＬＰＧ
の内容をアドレス回路１０はインクリメントするととも
にカウンタをクリアする。これによって次の行領域から
再度順次格納される。また、１行中の文字数に満たない
場合でも、復改コードを検出した場合は、前述と同様に
レジスタＬＰＧの内容をアドレス回路はインクリメント
するとともにカウンタをクリアする。これによって次の
行より再度順次文字データをメモリ１２に格納する。第
４図は本発明の実施例によるストリームデータをｍ集し
た結果を示す図である。ストリームデータ１４をレジス
タＣＲＧで指定される文字数の行に変換し、さらに入力
データが復改コード〔すの時に復改する。尚、レジスタ
ＣＲＧばＯの時には１文字としての値を表わす。すなわ
ち、第４図の場合には１０文字で１行であることを示す
。先ず上位ア１”ｌｚス“’ｘｘｏｏｏ”より順次１０
文字メモリ１２に文字データを格納する。この間には復
改コード＠＜ないので１０文字分が格納される。そして
改行がなされる。すなわちレジスタＬ、 ＲＧがインク
リメントされ１゛′となる。尚、レジスタＬＰＧは文字
数と同様に０が１行目を示す。すなわちこの時１となる
ので２行目を指すことになる。゛そしてさらに順次メモ
リ１２に格納されるが６文字目でα］Ｘ＜入力するので
レジスタＩ−ＲＧをインクリメントして“２″としアド
レス回路１０のカウンタをクリアする。そしζさらに順
次前述動作をくりかえしメモリに格納される。第４図に
示したストリーム形式データを全て副梁した後にはレジ
スタＬ ＲＧの内容は４となる。
尚、前述の本発明の実施例での説明では復改コードを（
Ｄとしたが、これは複数存在する様にすることも可能で
あり、たとえばキャリッジリターンＣＲでも、さらには
他の特殊コードでも可能である。また、さらに２本発明
の実施例ではレジスタ７が１ｌｌｌｉｌの場合について
説明したがこのレジスタ７を複数設けることによってさ
らに複雑な編集を行なうことも可能である。
Ｄとしたが、これは複数存在する様にすることも可能で
あり、たとえばキャリッジリターンＣＲでも、さらには
他の特殊コードでも可能である。また、さらに２本発明
の実施例ではレジスタ７が１ｌｌｌｉｌの場合について
説明したがこのレジスタ７を複数設けることによってさ
らに複雑な編集を行なうことも可能である。
（７） 発明のすＪ果
以上、述べた様に本発明の実施例を用いて詳細に説明し
たが９本発明によれば専用の回路によってストリーム形
式データを編集しているので１処理速度がプログラムに
よって行なった場合と比べはるかに早い文字データ処理
装置を得ることができる。
たが９本発明によれば専用の回路によってストリーム形
式データを編集しているので１処理速度がプログラムに
よって行なった場合と比べはるかに早い文字データ処理
装置を得ることができる。
第１図はメモリマツプ構成図、第２図は本発明の実施例
の回路構成図、第３図はメモリ構成図。 第４図は本発明の実施例による編集結果を示す図である
。 ４・・・プロセッサ（ＣＰＵ） 、 ５． １２・・・
メモリ、 ６・・・デコーダ。 ７・・・レジスタ、 １０・・・アドレス回路、 １１
・・・マルチブレクザ
の回路構成図、第３図はメモリ構成図。 第４図は本発明の実施例による編集結果を示す図である
。 ４・・・プロセッサ（ＣＰＵ） 、 ５． １２・・・
メモリ、 ６・・・デコーダ。 ７・・・レジスタ、 １０・・・アドレス回路、 １１
・・・マルチブレクザ
Claims (2)
- （１） マイクロプロセ・７すと入出力装置とを備えた
文字データ編集を行なう装置において、前記マイクロプ
ロセッサのメモリに、ストリーム形式で人力された文字
データを任意の文字あるいは文字数の少なくとも一方で
行単位に区切り、格納する処理回路を有することを特徴
とした文字データ処理装置。 - （２） 前記処理回路ばカウンタとコンパレータとレジ
スタとを有し、前記カウンタは各行の文字数をカウント
し、１行の最大文字数を記憶し、前記コンパレータは前
記カウンタの値と前記レジスタに記憶された１行の最大
文字数との第１の比較並びに処理データと復改データと
の第２の比較を行ない、前記第１．第２の比較のうち一
方が一致した場合には改行することを特徴とする特許請
求の範囲第１項記載の文字データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182001A JPS6074010A (ja) | 1983-09-30 | 1983-09-30 | 文字デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182001A JPS6074010A (ja) | 1983-09-30 | 1983-09-30 | 文字デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074010A true JPS6074010A (ja) | 1985-04-26 |
Family
ID=16110583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182001A Pending JPS6074010A (ja) | 1983-09-30 | 1983-09-30 | 文字デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074010A (ja) |
-
1983
- 1983-09-30 JP JP58182001A patent/JPS6074010A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0245041B1 (en) | Text processing apparatus for processing text in accordance with different selected text formats | |
| JPS6074010A (ja) | 文字デ−タ処理装置 | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPH0431429B2 (ja) | ||
| JPH0831033B2 (ja) | データ処理装置 | |
| JPH0731315Y2 (ja) | 電子機器 | |
| JP2570407B2 (ja) | プログラマブル・コントローラ | |
| JP3058524B2 (ja) | プログラム制御装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JP2672497B2 (ja) | データ処理装置 | |
| JP2588522B2 (ja) | 機械翻訳辞書アクセス方法 | |
| JPS58151670A (ja) | 画像デ−タ処理装置 | |
| JP2655900B2 (ja) | 文字処理装置 | |
| JPS5829046A (ja) | メモリソーティング回路 | |
| JPH06230980A (ja) | 割込み回路 | |
| JPS60134322A (ja) | 座標読取装置 | |
| JPS59165122A (ja) | アラビツク文字変換方式 | |
| JPH08297658A (ja) | 日本語文字並び換え方法とその装置 | |
| JPH01316826A (ja) | レジスタファイルアドレス回路 | |
| JPH01265339A (ja) | 構造化データ処理装置 | |
| JPS61250731A (ja) | デ−タマ−ジ命令制御方式 | |
| JPH04259058A (ja) | スペース削除機能付文書処理装置 | |
| JPH08255153A (ja) | 文書処理装置 | |
| JPS59191649A (ja) | プログラムの生成方式 |