JPS6075874A - フラツシング制御回路 - Google Patents
フラツシング制御回路Info
- Publication number
- JPS6075874A JPS6075874A JP58183602A JP18360283A JPS6075874A JP S6075874 A JPS6075874 A JP S6075874A JP 58183602 A JP58183602 A JP 58183602A JP 18360283 A JP18360283 A JP 18360283A JP S6075874 A JPS6075874 A JP S6075874A
- Authority
- JP
- Japan
- Prior art keywords
- flushing
- signal
- circuit
- flashing
- basic pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は新規なフラッシング制御回路に関し、フラッシ
ング態様を単に外部からの信号の内容によって簡単に切
換えることができ、しかも構成が簡単な新規なフラッシ
ング制御回路を提供しようとするものである。
ング態様を単に外部からの信号の内容によって簡単に切
換えることができ、しかも構成が簡単な新規なフラッシ
ング制御回路を提供しようとするものである。
背景技術とその背景
文字画像表示装置はテレビジョン受像機の画像上に文字
等のキャラクタ画像を重ねるように表示するものである
が、文字表示画像装置による文字表示として点滅表示、
即ち、フラ・ンシングがある。そして、文字画像表示装
置には種々のフラ・ンシング態様でフラッシングできる
ようにすることが要求されている。即ち、フラッシング
態様には例えば０．５秒間表示すると次の０．５秒間表
示を消すという動作を繰返すもの、あるいは１秒間表示
すると次の０．５秒間表示を消すという動作を繰返すも
の、あるいはそれとは逆に０．５秒間表示すると次の１
秒間表示を消すという動作を繰返すもの等各種の態様が
あり、そのフラ・ンシング態様によって表示が与える印
象等が異なるので、表現の多様化の要求に伴ってフラッ
シング態様を多くすることが要求されるのである。そし
て、フラッシング７ｍ様を画像再生中室に表示の内容そ
の他に応じて切換えることができるようにすることが要
求される。
等のキャラクタ画像を重ねるように表示するものである
が、文字表示画像装置による文字表示として点滅表示、
即ち、フラ・ンシングがある。そして、文字画像表示装
置には種々のフラ・ンシング態様でフラッシングできる
ようにすることが要求されている。即ち、フラッシング
態様には例えば０．５秒間表示すると次の０．５秒間表
示を消すという動作を繰返すもの、あるいは１秒間表示
すると次の０．５秒間表示を消すという動作を繰返すも
の、あるいはそれとは逆に０．５秒間表示すると次の１
秒間表示を消すという動作を繰返すもの等各種の態様が
あり、そのフラ・ンシング態様によって表示が与える印
象等が異なるので、表現の多様化の要求に伴ってフラッ
シング態様を多くすることが要求されるのである。そし
て、フラッシング７ｍ様を画像再生中室に表示の内容そ
の他に応じて切換えることができるようにすることが要
求される。
ところで、フラッシング態様を何種類かの間で切換える
ことができるようにする方法として何種類かのフラッシ
ング信号をつくり、そのうちの１つのフラッシング信号
により文字画像パターンメモリからディスプレイへの文
字画像パターン信号の送出を許容したり禁止したりする
ようにし、そしてフラッシングに使用するフラッシング
信号を切換えることができるようにすることが考えられ
る。ところで、何種類かのフラッシング信号を別々の回
路により形式することとするとその切換えることのでき
るフラッシング態様の種類の数と同数の回路を必要とす
る。例えば、フラッシング態様を８種類の間で切換える
場合にはフラ・ンシング態様を発生する回路が８箇必要
となる。従って、フラッシング信号を発生するフラッシ
ング回路は非常に複雑になる。
ことができるようにする方法として何種類かのフラッシ
ング信号をつくり、そのうちの１つのフラッシング信号
により文字画像パターンメモリからディスプレイへの文
字画像パターン信号の送出を許容したり禁止したりする
ようにし、そしてフラッシングに使用するフラッシング
信号を切換えることができるようにすることが考えられ
る。ところで、何種類かのフラッシング信号を別々の回
路により形式することとするとその切換えることのでき
るフラッシング態様の種類の数と同数の回路を必要とす
る。例えば、フラッシング態様を８種類の間で切換える
場合にはフラ・ンシング態様を発生する回路が８箇必要
となる。従って、フラッシング信号を発生するフラッシ
ング回路は非常に複雑になる。
又、そのフラッシング態様でフラッシングラスるかは送
信側からの例えば第１図に示すようなコ・−ド信号によ
り指定されることになるが、このコード信号はカラーメ
モリ（表示文字及びその背景の色を指定する情報を記憶
するメモリ）と同等のメモリに書き込まれ、そのメモリ
から読み出されエンコードされて第１図に示すようにコ
ード信号に対応したフラッシング信号にされることにな
る。そして、フラッシング信号が「ハイ」のときは例え
ば文字表示が予め定められた文字表示色で描かれ、「ロ
ウ」のときは例えば文字を表示しないで予め定められた
背景色あるいはラスター色になるようにする必要がある
。従って、文字等をフラッシングするためにはフラッシ
ング信号をつくるいくつかの回路以外にもエンコーダ等
の多くの回路を必要とする。依って、文字画像表示装置
のフラッシング制御回路を構成する回路の数が多くなり
、装置の大型化、回路構成の複雑化を招く。
信側からの例えば第１図に示すようなコ・−ド信号によ
り指定されることになるが、このコード信号はカラーメ
モリ（表示文字及びその背景の色を指定する情報を記憶
するメモリ）と同等のメモリに書き込まれ、そのメモリ
から読み出されエンコードされて第１図に示すようにコ
ード信号に対応したフラッシング信号にされることにな
る。そして、フラッシング信号が「ハイ」のときは例え
ば文字表示が予め定められた文字表示色で描かれ、「ロ
ウ」のときは例えば文字を表示しないで予め定められた
背景色あるいはラスター色になるようにする必要がある
。従って、文字等をフラッシングするためにはフラッシ
ング信号をつくるいくつかの回路以外にもエンコーダ等
の多くの回路を必要とする。依って、文字画像表示装置
のフラッシング制御回路を構成する回路の数が多くなり
、装置の大型化、回路構成の複雑化を招く。
発明の目的
しかして、本発明は、フラッシング制御回路を構成する
ところのフラッシング信号を発生する回路の回路数を少
なくし、又、フラッシング態様を指定する信号をエンコ
ードするエンコーダを不要にして文字画像表示装置の大
型化、回路構成の複雑化を防止すべく為されたもので、
フラッシング態様を単に信号の内容によって簡単に切換
えることができ、しかも構成が簡単な新規なフラッシン
グ制御回路を提供することを目的としている。
ところのフラッシング信号を発生する回路の回路数を少
なくし、又、フラッシング態様を指定する信号をエンコ
ードするエンコーダを不要にして文字画像表示装置の大
型化、回路構成の複雑化を防止すべく為されたもので、
フラッシング態様を単に信号の内容によって簡単に切換
えることができ、しかも構成が簡単な新規なフラッシン
グ制御回路を提供することを目的としている。
発明の４１！要
上記目的を達成する本発明フラッシング制御回路は、複
数のフラッシング制御用の基本パルス信号を出力する基
本パルス発生回路と、複数種の論理機能を備えフラッシ
ング信号を出方するフラッシング回路と、からなり、該
フラッシング回路は前記基本パルス発生回路から出力さ
れた複数の基本パルス信号を変数として受けると共に他
から論理機能指定信号を受−けて、前記複数種の論理機
能のうちからその論理機能指定信号に対応した論理機能
を発揮するようにされてなることを特徴とするものであ
る。
数のフラッシング制御用の基本パルス信号を出力する基
本パルス発生回路と、複数種の論理機能を備えフラッシ
ング信号を出方するフラッシング回路と、からなり、該
フラッシング回路は前記基本パルス発生回路から出力さ
れた複数の基本パルス信号を変数として受けると共に他
から論理機能指定信号を受−けて、前記複数種の論理機
能のうちからその論理機能指定信号に対応した論理機能
を発揮するようにされてなることを特徴とするものであ
る。
実施例
以下に、本発明フラッシング制御回路を添附図面に示し
た実施例に従って詳細に説明する。
た実施例に従って詳細に説明する。
第２図は本考案フラッシング制御回路を用いた文字画像
表示装置の一例を示すものである。同図において、■は
ＣＲＴディスプレイに表示する文字等のパターン情報を
記憶するパターンメモリであり、ランダムアクセスメモ
リ（ＲＡＭ）からなる。該パターンメモリ１はエアドレ
ス４ビツト構成を有し、ディスプレイの水平方向のアド
レスを指定する６ビツトの水平アドレス信号と垂直方向
のアドレスを指定する８ビツトのラインアドレス信号と
をアドレス信号として受ける。このパターンメモリｌに
記憶されたパターンデーク信号はＣＲＴディスプレイの
電子ビームの走査に同期したアクセスによって４ビツト
ずつ読み出される。このパターンメモリ１から読み出さ
れる４ビツトのパターンデータ信号はパラレルデータを
シリアルデータに変換する機能をもつシフトレジスタ２
のパラレル信号入力端子ＦＩＬ−ＰＩ４に入力されるシ
フトレジスタ２はパラレル信号入力端子Ｐ１１〜ＰＩ４
と共にシリアル信号入力端子ＳＩを有し、又、シリアル
信号の入力を指令する信号を受けるシリアル入力指令入
力端子Ｓ／Ｉを有しており、このシリアル入力指令入力
端子Ｓ／Ｉに加わる信号が「ハイ」レバルになるとシリ
アル信号入力端子ＳＩに入力された信号を出力する。そ
して、このシフトレジスタ２のシリアル信号入力端子Ｓ
Ｉは接地されてその端子のレベルが常に「ロウ」に保持
されている。そして、このシフトレジスタ２から出力さ
れた信号はパターンデータ信号として利用され、パター
ンデータ信号が「ハイ」の部分が予め設定された表示色
になり、「ロウ」の部分が予め設定された背景色あるい
はラスクー色になるようになっている。尚、ＣＫはクロ
ック信号入力端子である。
表示装置の一例を示すものである。同図において、■は
ＣＲＴディスプレイに表示する文字等のパターン情報を
記憶するパターンメモリであり、ランダムアクセスメモ
リ（ＲＡＭ）からなる。該パターンメモリ１はエアドレ
ス４ビツト構成を有し、ディスプレイの水平方向のアド
レスを指定する６ビツトの水平アドレス信号と垂直方向
のアドレスを指定する８ビツトのラインアドレス信号と
をアドレス信号として受ける。このパターンメモリｌに
記憶されたパターンデーク信号はＣＲＴディスプレイの
電子ビームの走査に同期したアクセスによって４ビツト
ずつ読み出される。このパターンメモリ１から読み出さ
れる４ビツトのパターンデータ信号はパラレルデータを
シリアルデータに変換する機能をもつシフトレジスタ２
のパラレル信号入力端子ＦＩＬ−ＰＩ４に入力されるシ
フトレジスタ２はパラレル信号入力端子Ｐ１１〜ＰＩ４
と共にシリアル信号入力端子ＳＩを有し、又、シリアル
信号の入力を指令する信号を受けるシリアル入力指令入
力端子Ｓ／Ｉを有しており、このシリアル入力指令入力
端子Ｓ／Ｉに加わる信号が「ハイ」レバルになるとシリ
アル信号入力端子ＳＩに入力された信号を出力する。そ
して、このシフトレジスタ２のシリアル信号入力端子Ｓ
Ｉは接地されてその端子のレベルが常に「ロウ」に保持
されている。そして、このシフトレジスタ２から出力さ
れた信号はパターンデータ信号として利用され、パター
ンデータ信号が「ハイ」の部分が予め設定された表示色
になり、「ロウ」の部分が予め設定された背景色あるい
はラスクー色になるようになっている。尚、ＣＫはクロ
ック信号入力端子である。
３は本発明の一実施例たるフラ・ンシング制御回路で、
コードメモリ４、フラッシング回路５、基本パルス発生
回路６及びナンド回路７によって構成されている。コー
ドメモリ４はフラッシング態様を指定するフラッシング
コード信号を記憶するメモリで、横が水平方向における
４ドツト、縦が水平走査線４本の単位ブロックに対して
４ビツトからなる１つのフラッシングコード信号が記憶
されるものであり、パターンメモリ１が受けると同じ６
ビツトの水平アドレス信号を受け、又、水平走査線４本
草位でアドレス指定する６ビツトの行アドレス信号を受
けてアドレスされる。そして、パターンメモリｌが受け
ると同じ読出信号（読出信号はアドレスカウント用の図
示しない４進カウンＩ・からつくられる。）を受け、パ
ターンメモリ１と同じタイミングで４ビツトずつ読出が
行われる。該コードメモリ２から読出される４ビツトの
信号、即ち、フラッシングコード信号はフラ・ンシング
回路５に入力される。
コードメモリ４、フラッシング回路５、基本パルス発生
回路６及びナンド回路７によって構成されている。コー
ドメモリ４はフラッシング態様を指定するフラッシング
コード信号を記憶するメモリで、横が水平方向における
４ドツト、縦が水平走査線４本の単位ブロックに対して
４ビツトからなる１つのフラッシングコード信号が記憶
されるものであり、パターンメモリ１が受けると同じ６
ビツトの水平アドレス信号を受け、又、水平走査線４本
草位でアドレス指定する６ビツトの行アドレス信号を受
けてアドレスされる。そして、パターンメモリｌが受け
ると同じ読出信号（読出信号はアドレスカウント用の図
示しない４進カウンＩ・からつくられる。）を受け、パ
ターンメモリ１と同じタイミングで４ビツトずつ読出が
行われる。該コードメモリ２から読出される４ビツトの
信号、即ち、フラッシングコード信号はフラ・ンシング
回路５に入力される。
フラッシング回路５は例えばリードオンリメモリ（ＲＯ
Ｍ）からなり、複数の論理機能を有しており、その複数
の論理機能のうちコードメモリ４からの２ラツシングコ
一ド信号の内容に応じた１つの論理機能を発揮するよう
にされている。従って、フラッシングコード信号によっ
てフラッシング回路５の発揮する論理機能を切換えるこ
とができる。ＡＯ−Ａ３はフラッシングコード信号が入
力される入力端子である。基本パルス発生回路６は該フ
ラッシング回路５に変数として与えるフラッシング制御
用の２つの基本パルス信号ＰＬ、Ｐ２を発生するもので
あり、この基本パルス信号Ｐｉ、Ｐ２はフラッシング回
路５の入力端子Ａ４、Ａ５に入力される。しかして、該
基本パルス信号Ｐ１、Ｐ２はフラッシング回路７におい
てフラッシングコード信号によって指定された論理で論
理演算処理され、フラッシング回路７からはその論理演
算の結果であるフラッシング信号Ｆが出力される。この
フラッシング信号Ｆは、フラッシング回路５に変数とし
て入力される基本パルスＰ１、Ｐ２が不変であってもフ
ラッシング回路５が発揮する論理機能がフラッシングコ
ード信号によって切換わるので、フラッシングコード信
号によって変化する。第３図はフラッシング回路５が変
数として受ける基本パルス信号Ｐ１、Ｐ２及びフラッシ
ング回路５から発生されたフラッシングコード信号の内
容に応じて変化するフラ・ンシング信号Ｆの変化例Ｆ１
〜Ｆ８を示すタイムチャートである。 ７はナンド回路
で、一方の入力端子にフラッシング回路５からのフラッ
シング信号Ｆを受け他方の入力端子にはシフトレジスタ
２にパターンデータ信号を出力せしめるためのロード信
号が入力される。そして、該ナンド回路７の出力信号は
前記シフトレジスタ２のシリアル入力指令入力端子Ｓ／
Ｉに入力される。そしてシフトレジスタ２は該シリアル
入力指令入力端子Ｓ／Ｉに入力される信号が「ロウ」の
ときはパターンメモリ１からの４ビツトのパターンデー
タ信号をシリアルに送出するが、その逆に「／＼イ」の
ときはシリアル入力端子ＳＩに入力された信号、即ち、
「ロウ」の信号を出力する。従って、ナンド回路７の出
力信号は「ハイ」のときはシフトレジスタ２からのパタ
ーンデータ信号の送出は禁止され、ＣＲＴディスプレイ
画面上の信号に対応する部分が背景色となり、ナンド回
路７からの出力信号が「ロウ」のときはパターンデータ
信号の送出が許容される。依って、シリアル入力指令入
力端子Ｓ／Ｉに入力される信号を「ハイ」にしたり「ロ
ウ」にしたりすることによって文字を点滅表示、即ち、
フラッシングをすることができる。そして、シリアル入
力指令入力端子Ｓ／Ｉに信号を送出するナンド回路７は
、文字表示をする時には常に「ハイ」になっているロー
ド信号を一方の入力端子に受け、フラッシング回路５か
ら出力されたフラッシング信号Ｆを他方の入力端子に受
けるので、ＣＲＴディスプレイ画面上に表示される文字
はフラッシング信号Ｆによってフラッシングされるので
ある。具体的にはそのフラッシング信号Ｆが「ハイ」の
時には文字が消え、「ロウ」時には文字が表示される。
Ｍ）からなり、複数の論理機能を有しており、その複数
の論理機能のうちコードメモリ４からの２ラツシングコ
一ド信号の内容に応じた１つの論理機能を発揮するよう
にされている。従って、フラッシングコード信号によっ
てフラッシング回路５の発揮する論理機能を切換えるこ
とができる。ＡＯ−Ａ３はフラッシングコード信号が入
力される入力端子である。基本パルス発生回路６は該フ
ラッシング回路５に変数として与えるフラッシング制御
用の２つの基本パルス信号ＰＬ、Ｐ２を発生するもので
あり、この基本パルス信号Ｐｉ、Ｐ２はフラッシング回
路５の入力端子Ａ４、Ａ５に入力される。しかして、該
基本パルス信号Ｐ１、Ｐ２はフラッシング回路７におい
てフラッシングコード信号によって指定された論理で論
理演算処理され、フラッシング回路７からはその論理演
算の結果であるフラッシング信号Ｆが出力される。この
フラッシング信号Ｆは、フラッシング回路５に変数とし
て入力される基本パルスＰ１、Ｐ２が不変であってもフ
ラッシング回路５が発揮する論理機能がフラッシングコ
ード信号によって切換わるので、フラッシングコード信
号によって変化する。第３図はフラッシング回路５が変
数として受ける基本パルス信号Ｐ１、Ｐ２及びフラッシ
ング回路５から発生されたフラッシングコード信号の内
容に応じて変化するフラ・ンシング信号Ｆの変化例Ｆ１
〜Ｆ８を示すタイムチャートである。 ７はナンド回路
で、一方の入力端子にフラッシング回路５からのフラッ
シング信号Ｆを受け他方の入力端子にはシフトレジスタ
２にパターンデータ信号を出力せしめるためのロード信
号が入力される。そして、該ナンド回路７の出力信号は
前記シフトレジスタ２のシリアル入力指令入力端子Ｓ／
Ｉに入力される。そしてシフトレジスタ２は該シリアル
入力指令入力端子Ｓ／Ｉに入力される信号が「ロウ」の
ときはパターンメモリ１からの４ビツトのパターンデー
タ信号をシリアルに送出するが、その逆に「／＼イ」の
ときはシリアル入力端子ＳＩに入力された信号、即ち、
「ロウ」の信号を出力する。従って、ナンド回路７の出
力信号は「ハイ」のときはシフトレジスタ２からのパタ
ーンデータ信号の送出は禁止され、ＣＲＴディスプレイ
画面上の信号に対応する部分が背景色となり、ナンド回
路７からの出力信号が「ロウ」のときはパターンデータ
信号の送出が許容される。依って、シリアル入力指令入
力端子Ｓ／Ｉに入力される信号を「ハイ」にしたり「ロ
ウ」にしたりすることによって文字を点滅表示、即ち、
フラッシングをすることができる。そして、シリアル入
力指令入力端子Ｓ／Ｉに信号を送出するナンド回路７は
、文字表示をする時には常に「ハイ」になっているロー
ド信号を一方の入力端子に受け、フラッシング回路５か
ら出力されたフラッシング信号Ｆを他方の入力端子に受
けるので、ＣＲＴディスプレイ画面上に表示される文字
はフラッシング信号Ｆによってフラッシングされるので
ある。具体的にはそのフラッシング信号Ｆが「ハイ」の
時には文字が消え、「ロウ」時には文字が表示される。
そして、そのフラッシング態様は当然にフラッシング信
号Ｆによって切換えられ、延いてはフラッシング回路５
に入力されるフラッシングコード信号により切換えられ
る。
号Ｆによって切換えられ、延いてはフラッシング回路５
に入力されるフラッシングコード信号により切換えられ
る。
尚、フラッシング信号Ｆ１はフラッシング回路５を基本
パルス信号ＰＬをそのまま出力するようにしたときに得
られる。また、フラッシング信号Ｆ２はフラッシング回
路５を基本パルス信号Ｐ２をそのまま出力するようにし
たときに得られる。
パルス信号ＰＬをそのまま出力するようにしたときに得
られる。また、フラッシング信号Ｆ２はフラッシング回
路５を基本パルス信号Ｐ２をそのまま出力するようにし
たときに得られる。
そして、フラッシング信号Ｆ３はフラッシング回路５に
２つの基本パルス信号Ｐ１、Ｐ２の論理積Ｐ１・Ｐ２を
める論理機能を発揮させたときに得られ、又、以下フラ
ッシング信号Ｆ４はフラッシング回路５に２つの基本パ
ルス信号Ｐ１、Ｐ２の論理積Ｐｉ−Ｐ２を反転する論理
機能を発揮させたときに得られる。以下同様にフラ・ン
シング信号Ｆ５〜Ｆ８はフラッシング回路５に発揮させ
る論理機能を変えることによって得られる信号である。
２つの基本パルス信号Ｐ１、Ｐ２の論理積Ｐ１・Ｐ２を
める論理機能を発揮させたときに得られ、又、以下フラ
ッシング信号Ｆ４はフラッシング回路５に２つの基本パ
ルス信号Ｐ１、Ｐ２の論理積Ｐｉ−Ｐ２を反転する論理
機能を発揮させたときに得られる。以下同様にフラ・ン
シング信号Ｆ５〜Ｆ８はフラッシング回路５に発揮させ
る論理機能を変えることによって得られる信号である。
尚、第３図に示したフラッシング信号Ｆ１〜Ｆ８はあく
まで１例であり、これに限定されるものではない。
まで１例であり、これに限定されるものではない。
このような第２図に示すフラッシング制御回路によれば
、フラッシング態様の種類数と同数のパルス発生回路を
設けることが必要でなく、単に、複数例えば２つの基本
パルス信号Ｐ１、Ｐ２を発生する基本パルス発生回路と
、その２つの基本パルス信号Ｐ１、Ｐ２を変数として受
け、複数種の論理機能を備える１つのフラッシング回路
５と、該フラッシング回路５に発揮させる論理機能を指
定するフラッシングコード信号を送出するコードメモリ
４とを設けるだけでフラッシング態様を切換えることが
可能となる。更に又、フラッシング回路５はフラッシン
グコード信号を受けるとその信号の内容に応じた論理機
能を発揮するので、そのフラッシングコード信号をエン
コードする回路を特に必要としない。従って、フラッシ
ング制御回路の回路構成をきわめて簡単にすることがで
きる。
、フラッシング態様の種類数と同数のパルス発生回路を
設けることが必要でなく、単に、複数例えば２つの基本
パルス信号Ｐ１、Ｐ２を発生する基本パルス発生回路と
、その２つの基本パルス信号Ｐ１、Ｐ２を変数として受
け、複数種の論理機能を備える１つのフラッシング回路
５と、該フラッシング回路５に発揮させる論理機能を指
定するフラッシングコード信号を送出するコードメモリ
４とを設けるだけでフラッシング態様を切換えることが
可能となる。更に又、フラッシング回路５はフラッシン
グコード信号を受けるとその信号の内容に応じた論理機
能を発揮するので、そのフラッシングコード信号をエン
コードする回路を特に必要としない。従って、フラッシ
ング制御回路の回路構成をきわめて簡単にすることがで
きる。
尚、上記実施例においてフラッシング回路５はリードオ
ンリメモリにより構成されているがランダムアクセスメ
モリにより構成するようにしても良い。ランダムアクセ
スメモリによりフラッシング回路５を構成した場合には
、記憶内容を書き換えることにより同一のフラッシング
コード信号に対して実現されるフラッシング態様を途中
で変更することが可能となる。
ンリメモリにより構成されているがランダムアクセスメ
モリにより構成するようにしても良い。ランダムアクセ
スメモリによりフラッシング回路５を構成した場合には
、記憶内容を書き換えることにより同一のフラッシング
コード信号に対して実現されるフラッシング態様を途中
で変更することが可能となる。
発明の効果
以上に述べたように、本発明フラッシング制御回路は、
複数のフラッシング制御用の基本パルス信号を出力する
基本パルス発生回路と、複数種の論理機能を備えフラッ
シング信号を出力するフラッシング回路と、からなり、
該フラッシング回路は前記基本パルス発生回路から出力
された複数の基本パルス信号を変数として受けると共に
他から論理機能指定信号を受けて、前記複数種の論理機
能のうちからその論理機能指定信号に対応した論理機能
を発揮するようにされてなることを特徴とするものであ
る。従って、本発明によれば切換えるフラッシング態様
毎にフラッシング信号を発生する回路を別個に設けるこ
とが必要でない。
複数のフラッシング制御用の基本パルス信号を出力する
基本パルス発生回路と、複数種の論理機能を備えフラッ
シング信号を出力するフラッシング回路と、からなり、
該フラッシング回路は前記基本パルス発生回路から出力
された複数の基本パルス信号を変数として受けると共に
他から論理機能指定信号を受けて、前記複数種の論理機
能のうちからその論理機能指定信号に対応した論理機能
を発揮するようにされてなることを特徴とするものであ
る。従って、本発明によれば切換えるフラッシング態様
毎にフラッシング信号を発生する回路を別個に設けるこ
とが必要でない。
依って、フラッシング制御回路の回路構成をきわめて簡
単にできる。又、フラッシング態様の切換数も回路構成
を複雑にすることなく増すことができる。そしてフラッ
シング回路のはＲＯＭあるいはＲＡＭにより構成するこ
ととすれば倫理機能指定信号を受けるとその信号に対応
した倫理機能を発揮するので機能内容を適宜に設定する
ことによリフラ・ンシング態様を指定する信号が入力さ
れる側の前段にエンコーダを設けることが必要でなくな
る。従って、゛フラッシング制御回路の回路構成を簡単
にすることができると共に信号処理スピードの低下等の
問題を回避することができる。
単にできる。又、フラッシング態様の切換数も回路構成
を複雑にすることなく増すことができる。そしてフラッ
シング回路のはＲＯＭあるいはＲＡＭにより構成するこ
ととすれば倫理機能指定信号を受けるとその信号に対応
した倫理機能を発揮するので機能内容を適宜に設定する
ことによリフラ・ンシング態様を指定する信号が入力さ
れる側の前段にエンコーダを設けることが必要でなくな
る。従って、゛フラッシング制御回路の回路構成を簡単
にすることができると共に信号処理スピードの低下等の
問題を回避することができる。
第１図は背景技術を説明するためのコード信号とそれに
対応するフラッシング信号とを示す図、第２図は本発明
フラッシング制御回路の実施の一例を示す回路ブロック
図、第３図は基本パルス信号と２ランシング信号の例を
示す波形図である。 符号の説明 ３争・・フラッシング制御回路、５＠拳・フラッシング
回路、 ６・・・基本パルス発生回路
対応するフラッシング信号とを示す図、第２図は本発明
フラッシング制御回路の実施の一例を示す回路ブロック
図、第３図は基本パルス信号と２ランシング信号の例を
示す波形図である。 符号の説明 ３争・・フラッシング制御回路、５＠拳・フラッシング
回路、 ６・・・基本パルス発生回路
Claims (1)
- （１）複数のフラッシング制御用の基本パルス信号を出
力する基本パルス発生回路と、複数種の論理機能を備え
フラッシング信号を出力するフラッシング回路と、から
なり、該フラッシング回路は前記基本パルス発生回路か
ら出力された複数の基本パルス信号を変数として受ける
と共に他から論理機能指定信号を受けて、前記複数種の
論理機能のうちからその論理機能指定信号に対応した論
理機能を発揮するようにされてなることを特徴とするフ
ラッシング制御回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183602A JPS6075874A (ja) | 1983-09-30 | 1983-09-30 | フラツシング制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183602A JPS6075874A (ja) | 1983-09-30 | 1983-09-30 | フラツシング制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6075874A true JPS6075874A (ja) | 1985-04-30 |
Family
ID=16138677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183602A Pending JPS6075874A (ja) | 1983-09-30 | 1983-09-30 | フラツシング制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62215293A (ja) * | 1986-03-17 | 1987-09-21 | 株式会社明電舎 | 遠隔監視制御用のブラウン管表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463624A (en) * | 1978-09-27 | 1979-05-22 | Hitachi Ltd | Blink period-changeable crt display device |
| JPS5854383A (ja) * | 1981-09-28 | 1983-03-31 | 富士通株式会社 | 動画表現可能な静止画像表示方式 |
| JPS5879284A (ja) * | 1981-11-06 | 1983-05-13 | 三菱電機株式会社 | プログラマブル・ブリンク周期制御方式 |
-
1983
- 1983-09-30 JP JP58183602A patent/JPS6075874A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463624A (en) * | 1978-09-27 | 1979-05-22 | Hitachi Ltd | Blink period-changeable crt display device |
| JPS5854383A (ja) * | 1981-09-28 | 1983-03-31 | 富士通株式会社 | 動画表現可能な静止画像表示方式 |
| JPS5879284A (ja) * | 1981-11-06 | 1983-05-13 | 三菱電機株式会社 | プログラマブル・ブリンク周期制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62215293A (ja) * | 1986-03-17 | 1987-09-21 | 株式会社明電舎 | 遠隔監視制御用のブラウン管表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4544922A (en) | Smoothing circuit for display apparatus | |
| JPH0327119B2 (ja) | ||
| JPH0241236B2 (ja) | ||
| JPS6075874A (ja) | フラツシング制御回路 | |
| KR970064186A (ko) | 온스크린그래픽(On Screen Graphic) 기능을 갖는 텔레비젼에서의 스프라이트(Sprite) 그래픽 구현장치 | |
| US4677432A (en) | Display apparatus | |
| US5467109A (en) | Circuit for generating data of a letter to be displayed on a screen | |
| EP0466935B1 (en) | Still picture display device and external memory cartridge used therefor | |
| KR910018894A (ko) | 문자 발생기 | |
| KR950007608B1 (ko) | 램을 이용한 오 에스 디 처리장치 | |
| JPH023997B2 (ja) | ||
| KR0151094B1 (ko) | 액정문자의 깜박거림을 컨트롤하는 집적회로 | |
| JPS60134284A (ja) | 画面反転表示方式 | |
| KR890006574Y1 (ko) | 멀티 비데오 절환회로 | |
| KR860002755A (ko) | 컬러 화상(Color 畵像)의 표시장치 | |
| JPS5893097A (ja) | 色切換回路 | |
| US5097438A (en) | Dynamic electric signal output circuit | |
| JPS6216430B2 (ja) | ||
| EP0185328A2 (en) | Display control system | |
| JPS61290484A (ja) | 表示装置 | |
| JPS6087391A (ja) | 画像表示処理回路 | |
| WO1987002814A1 (en) | Displaying characters with selectable attributes | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| GB1590476A (en) | Display apparatus | |
| JPS61278889A (ja) | 表示制御回路 |