JPS6077531A - 誤り検出・誤訂正防止方法 - Google Patents

誤り検出・誤訂正防止方法

Info

Publication number
JPS6077531A
JPS6077531A JP58186445A JP18644583A JPS6077531A JP S6077531 A JPS6077531 A JP S6077531A JP 58186445 A JP58186445 A JP 58186445A JP 18644583 A JP18644583 A JP 18644583A JP S6077531 A JPS6077531 A JP S6077531A
Authority
JP
Japan
Prior art keywords
error
word
frame
parity
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58186445A
Other languages
English (en)
Inventor
Yoshinori Amano
天野 善則
Nobuyoshi Kihara
木原 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58186445A priority Critical patent/JPS6077531A/ja
Publication of JPS6077531A publication Critical patent/JPS6077531A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 アナログ信号をディジタル信号に変換し、記録媒体に記
録・再生する装置における誤り検出・1娯訂正防止方法
に関する。
従来例の構成とその問題点 アナログ信号をディジタル信号に変換した後、このディ
ジタル信号系列D1.D2.D3・・印・を%x Nワ
ード毎に分割し、各々独立に信号の並び換え(インター
リーブ)を行ない、更に第1図に示すようにMxNの行
列の形にする。ここで、一定の規則にしたがい、各行よ
り1個づつワード信号を取り出してPパリティを先成し
、最下行に付加する。更にPパリティの生成の時とは異
なる規則にしたがいPパリティも含めて各行より1個づ
つワード信号を取り出してQパリティを生成しPパリテ
ィの行の下に付加する。ここでは説明を簡単にするため
第2図に示すような一定の間隔にの長さ毎にPハリティ
系列をとりPパリティを生成し、捷たQパリティ系列は
一定の長さL(K%L)の間隔でとりQパリティを生成
する。そこで縦方向の(M+2)個の信号を一組のフレ
ームとし、先頭に同期信号を付加し、更にこれらのフレ
ーム内の信号より短縮化巡回符号(CRCC)を生成し
てフレームの末尾に付加し、記録媒体上には1列目のフ
レーム、2列目のフレーム、・・・・・・、N列目のフ
レームの順に記録される。記録媒体から再生された信号
は記録媒体上の傷やゴミ等により誤りを含んでおり、そ
のためにCRCCによってフレーム単位の誤りが検出さ
れる。CRCCに用いられる多項式として1+)C十X
+X の16次のものがあるが、これはフレーム内の1
6ビツトまでの誤りは全て検出可能であり、17ビツト
以上の誤りに関しても、特定の誤りパターンを除いて検
出できる。誤りが検出されたフレームではそのすべての
ワード4B号にエラーポインタがたち、このエラー情報
を副圧回路に送り、そこで2系列のパリティによる繰り
返し訂正が行なわれる。
フレーム内に17ビツト以上の誤りが生起した場合、C
RCCによる誤り検出ミスが発生ずる確率は1/216
≠1+6×10づであり、本来エラーポインタがたつべ
きワードにエラーポインタがたたないため正解とみなし
、訂正回路では、このワードによって他の誤りワードが
訂正されることがあり、2系列のパリティによって繰り
返し訂正が行なわれることにより最終的には誤訂正とな
るワ、−ド数が増加する。たとえば音声信号をディジタ
ル信号に変換して記録再生するものであれば、再生信号
中にクリック音等の異音として現われ、きわめで重要な
問題となる。
発明の目的 本発明は上記問題点を解消するもので、CRCCによる
誤り検出が行なわれた後で訂正動作にはいる前にパリテ
ィによる誤り検出を行ない、その検出結果に基づいて新
たなエラーポインタを生成しこのエラー情報を訂正回路
に送ることによってCRCCでの誤り検出ミスを防ぎ、
誤訂正のワード数が拡大することを防止する誤り検出・
誤訂正防止方法を捺供するものである。
発明の構成 本発明はアナログ信号をディジタル信号に変換し唖系列
の誤り訂正符号(Pパリティ、Qパリティ)を付加し、
フレーム構成して、各フレーム毎に短縮化巡回符号(C
RCC) を生成し、フレームの先頭に同期信号、フレ
ームの末尾にCRCCを付は加えて記録媒体に記録再生
する装置で、再生時にはCRCCにより各フレームの誤
り検出を行ない、第1のエラーポインタ情報を発生する
手段と、第1のパリティと第1のエラーポインタ情報を
用いて第2のエラーポインタ、第3のエラーポインタを
発生させる手段を有し、第1.第2゜第3のエラーポイ
ンタを用いて訂正を行なうことKよりCRCCによる誤
り検出見のがしを検出し、訂正回路での誤訂正を防ぐこ
とのできるものである。
実施例の説明 まず従来例と同様に、アナログ信号をディジタル信号に
変換して得られた8ビツトの信号列D1゜D2.D3.
・・・・・・に信号の並び換え(インターリー−ブ)を
施こし、更に、第1図に示すようにM x Nの行列の
形に分割する。この分割された一組の信+711 号群内で第2図に示すように対方向に一定の間隔にでP
パリティ系列をとり、Pパリティを生成、更に層方向に
一定の間隔りでQパリティ系列をとり、Pパリティワー
ドも含めて、Qパリティを牛成、(M+2 )xNの行
列とする。ここで−列毎に、先頭に同期信号、末尾に同
期信号を含めた列全体の信号より生成されるCRCCを
付加してフレームとし、フレーム毎に順次記録媒体に記
録される。以上のようなフォーマットに構成された信号
に関し、本発明の誤り検出、誤訂正防止方法を適用した
実施例を以下に説明する。
記録媒体上の傷、ゴミ等により記録時、あるいは再生時
に発生した誤りをフレーム毎にCRCCで検出した例を
M=7の場合について第3図に示す。CRCCでは16
次の生成多項式を用いる。
縦方向(w’w ・・・、w7.p、o)にフレームを
1’2’ 構成し、図中X印は誤りが検出されたフレームのワード
を示し、○印は誤りが検出されなかったフレームのワー
ドを示す、簡単のためにQパリティ系列のフレームを横
方向にとっているが、実際には一つのフレームとフレー
ムとの間K(L−1)個のフレームが存在する。X印の
ワードには第1のエラーポインタがたち、正解のワード
を区別する。次に削正動作にはいる前にQパリティによ
る誤り検出を行なう。Qパリティの誤り検出では、Qパ
リティ系列すべてのワードが正解でかっ、Qパリティに
て誤りと見なされた時に限り、CRCCによる誤シ検出
ミスが発生したとみなして、その系列のすべてのワード
に第2のエラーポインタをたてる、また、Qパリティ系
列の少なくとも一つ以上のワードで第1のエラーポイン
タがたっており、かつQパリティで誤りと見なされた時
、その系列のワードの中で第1のエラーポインタがたっ
ていないすべてのワードに第3のエラーポインタをたて
る。第3図においてQパリティでの誤り検出結果により
誤りとみなされる系列がΔ印で示される場合、最終的に
エラーポインタは第4図のようになる。なお、図中、1
,2,3はそれぞれ第1、第2.第3のエラーポインタ
のたっているワードを示している。第2のエラーポイン
タの/こっていないフレームはCRCCによる検出ミス
のfjJ能性がきわめて低いのでこのフレーム内で第3
のエラーポインタがたっているワードが存在ずノ1ば、
その第3のエラーポインタは元に戻す。以上の処理を行
なうと第4図は第5図のようになる。最終的に残った第
2.第3のエラーポインタのたっているワードはCRC
Cによる検出ミスの可能性大として筑1のエラーポイン
タとともに訂正回路に送られる。訂正回路ではPパリテ
ィによる訂正、Qパリティによる訂正が順次繰り返し行
なわれる。
この時、第2のエラーポインタのたっているワードがP
パリティで訂正可能となり訂正された後、訂正前の値と
変わっていなければ、このフレームではCRCCの検出
ミスなしと判断し、そのフレーム内の他のワードにたっ
ているエラーポインタを元に戻す、ただし一つのフレー
ム内に2つ以上箱2のエラーポインタがたっているワー
ドが存在する時は、そのワードがともに訂正後も値が変
わらない時のみ他のワードにたっているポインタを元に
戻す。このように訂正の際でもCRCCによる検出ミス
の可能性の低くなったフレームは誤りなしと判断するこ
とにより、CRCCによる誤り検出ミスの検出能力を高
めるとともに訂正能力の低下を防いでいる。
また本発明ではQパリティによる誤り検出のかわりにP
パリティによって誤り検出を行なう方法にも適用し得る
。なおこの場合には訂正回路ではQパリティ訂正、Pパ
リティ訂正の順に繰り返し訂正を行なった方が訂正能力
は高くなる。更に、実施例では、Pパリティ系列をに、
Qパリティ系列をLと一様な間隔で構成したが、不規則
な間隔で構成しても構わない。
発明の効果 本発明ではCRCCによる誤り検出の他にパリティによ
る誤り検出を行なってCRCCの検出ミスに対する検出
能力を高め、その際にCRCCの検出ミスの可能性大と
みなされたワードの内、新たに2つのエラーポインタを
導入することに」、りその中でCRCCの検出ミスの可
能性は低いと考えられるワードを積極的に正解とみなし
、がっfJ正動作中においても検出ミスの可能性が低い
と考えられれば、正解とし、訂正能力を落とさすに1C
RCC見のがしの検出能力を高めCRCC見のがし時の
誤訂正の発生を極力抑えることがてきる。
【図面の簡単な説明】
第1図はディジタル信号のフォーマット化を説明する/
こめの図、第2図はパリティ系列を示すための図、第3
図はCRCCによる誤り検出を行なった時の一例を示す
図、第4図は本発明における一実施例を説明するための
CRCCの検出ミスの検出過程を示す図、第6図は、第
4図と同じくCRCCの検出ミスの検出過程を示す図で
ある。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第1
図 第2図

Claims (1)

    【特許請求の範囲】
  1. アナログ信号をディジタル信号に変換し、複数のワード
    より2系列の誤り訂正符号を生成した後、誤り訂正符号
    を含めてパリティ系列とは異なる複数のワードよりフレ
    ームを構成し、フレームの先頭には同期信号、フレーム
    の最後にはフレーム内の信号より得られる短縮化巡回符
    号を付加した後、記録媒体に記録再生するに際し、再生
    時には、短縮化巡回符号により各フレームの誤り検出を
    行ない、誤りが検出されればフレーム内のすべてのワー
    ドに第1のエラーポインタを立てる手段と、一つのパリ
    ティ系列のどのワードにも、第1のエラーポインタが立
    っていない場合にパリティ符号で誤りが検出された時は
    そのパリティ系列のすべてのワードに第2のエラーポイ
    ンタを立てる手段と、第2のエラーポインタがたってい
    るワードが属しイ鷺へ又71/ −)−内/7″IMj
    のワードゝで矛のワードゝのパリティ系列で少なくとも
    1つ以上のワードに第1のエラーポインタがたっており
    、かつパリティによる誤りが確認される場合には、前記
    フレーム内の前記ワードにのみ第3のエラーポインタを
    たてる手段とを用い、第2のエラーポインタのたってい
    るワードが訂正された後、訂正前と値が変わらない時は
    そのフレーム内で第2のエラーポインタのたっているワ
    ードが他に存在しなければ、そのフレーム内の各ワード
    のすべてのエラーポインタを元に戻し、同一フレーム内
    に2つ以上第2のエラーポインタがたっているワードが
    存在する時は、ともに訂正された後、訂正前と値が変わ
    らない時に限りそのフレーム内の各ワードのすべてのエ
    ラーポインタを元に戻すことを!1h゛徴とする誤り(
    小出・誤訂正防止方法。
JP58186445A 1983-10-05 1983-10-05 誤り検出・誤訂正防止方法 Pending JPS6077531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58186445A JPS6077531A (ja) 1983-10-05 1983-10-05 誤り検出・誤訂正防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58186445A JPS6077531A (ja) 1983-10-05 1983-10-05 誤り検出・誤訂正防止方法

Publications (1)

Publication Number Publication Date
JPS6077531A true JPS6077531A (ja) 1985-05-02

Family

ID=16188571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58186445A Pending JPS6077531A (ja) 1983-10-05 1983-10-05 誤り検出・誤訂正防止方法

Country Status (1)

Country Link
JP (1) JPS6077531A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120672A (ja) * 1985-11-20 1987-06-01 Sony Corp デ−タの誤り訂正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120672A (ja) * 1985-11-20 1987-06-01 Sony Corp デ−タの誤り訂正方法

Similar Documents

Publication Publication Date Title
EP0150811B1 (en) Method and apparatus for recording digital signals
US4760576A (en) Error correction method
JPH0351140B2 (ja)
JPH0697542B2 (ja) インタ−リ−ブ回路
US4748628A (en) Method and apparatus for correcting errors in digital audio signals
JP4290881B2 (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
JP2563389B2 (ja) 誤り検出訂正方法
JPH0451910B2 (ja)
JPH0361381B2 (ja)
JPS6161466B2 (ja)
EP0144431A1 (en) Error-correcting apparatus
JPS6077531A (ja) 誤り検出・誤訂正防止方法
JPH07109697B2 (ja) エラー訂正符号化装置
JPS60101766A (ja) アドレス検出方式
JP2684031B2 (ja) データの復号化方法
JPH0344394B2 (ja)
JP3282425B2 (ja) ディジタル信号記録装置
JP2600672B2 (ja) 誤り訂正符号化方法及び誤り訂正符号化装置
JPS60111531A (ja) 誤り訂正方法
JP2647646B2 (ja) 誤り訂正方法
JPH07112160B2 (ja) 誤り訂正符号の復号方法
JP2746583B2 (ja) 誤り訂正符号化方法及び誤り訂正符号化装置
JPS59167145A (ja) 誤り訂正方式
JPS6276066A (ja) デイジタル信号記録方法
JPS6383973A (ja) 誤り訂正装置