JPS6079841A - デジタル通信用同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はデータ伝送装置に用いられる雑ｄ信号除去機
能を持つ調歩同期方式デジタル通信網に用いられる受信
データのサンプリング用クロック発生回路であるデジタ
ル通信用同期装置に関するものである。

従来の調歩同期方式デジタル通信網の受信器（で用いら
れる受信データのサンプリング用クロック（受信クロッ
クＲＣと呼ぶ）の発生回路について第１図と第２図で説
明する。

この方式をとるデータ通信装置では、受信クロックＲＣ
の位相は１、受信データＲＤから決定することが一般的
である。この様子を第１図のデータパルスと受信クロッ
クのタイミングチャートで説明する。受信したデータＲ
Ｄｆ１．ザンブリングバルスφｓｖｃよって常時サンプ
リングされ、監視されており、この受信データＲＤＶｃ
変化（電圧レベルの変化、するいは１個のパルスの場合
で、これはデータのｂ−ディング方式によって異なる。

）が生じると、その瞬間からカウンタ（Ｃ０ＵＮＴＥＲ
）でカウントを始め、カウントされた値が受信クロック
ＲＣの位相を決める。第１図に示した例では、サンプリ
ングパルスφＳは、生成される受信クロックＲＣの８倍
の周波数のパルスでちゃ、サンプリングパルスφＳをカ
ウントするカウンタの値がθ〜３の間は受信クロックＲ
ＣはＬ″（ロウレベル）状態、４〜７の間は“Ｈ″（ハ
イレベル）状態となるように設定されている。このよう
にして受信データＲＤ、サンプリングパルスφＳから受
信クロックＲＣを作るための回路は第２図のようになる
。

ｌは信号検出器であり、サンプリングパルスφＳで受ｆ
言データＲＤをサンプリングしていて、データに変化が
生じると、ＲＤＩ′Ｎ信号を出力する。

２はカウンタであり、サンプリングパルスφＳによって
常時カウントアツプされて、最大値（第１図の例では７
）になると、再び０に戻ってカウントアツプされている
が信号検出器１よりＲＤＩＮ信号を受けると即時クリア
さ九、再び０からカウントをやり直す仕組みになってい
る。

したがって、データを受信したタイミングに合わせて受
信クロックのタイミングを修正することができる。３（
ｄ、受信クロックの発生器であり、カウンタ２の出カバ
ターンをデコードし。

第１図に定めたようにカウント値Ｏ〜３で”Ｌ”状態、
４〜７で”Ｈ″状態の受信クロックＲＣｋ発生している
。

以上の構成をとる場合の問題点は雑音信号に対する弱さ
である。受信データの変化を捕えて動作させるため１回
路は雑音信号て対しても敏感であゃ、誤った受信データ
ＲＤ信号を受信しＲＤＩＮ信号を出力し、受信クロック
発生器のタイミングを乱してし１うことが考えられる。

本発明はこの欠点を克服するためになされたもので、受
信データから受信用クロック信号を発生させるデジタル
通信用同期装置において。

受信データの変化に応じて発生する入力パルスで出力信
号（’ＲＦＣ信号）をＯＮの状態としてカウントを開始
し次の入力パルスが入力するとカウント値を零にして再
カウントを開始してこの状態を繰り返し該カウント値が
規定値を超えると受信データがないものと判断してＲＥ
Ｃ信号’ｆ　ＯＦ　Ｆの状態にするカウンタと、該カウ
ンタからのＲＥＣ信号と一定間隔で発生する受付許可パ
ルス信号との両信号がＯＮの状態の時に入力された入力
パルスのみを受伺けて出力しそれ以外の時の入力パルス
が入力されても雑音パルスとして出力しないデジタル雑
音フィルタとを具イＩｉｉ　してなることを特徴とする
デジタル通信用同期裟置全提洪し受信中の雑音を除去す
ることが出来、信頼性の高いデータ伝送を可能としたも
のである。

次に、第３図から第５図で本発明のデジタル通信用同期
装置について説明する。

第３図１ｃデジタル通信用同期袈置による受信データザ
ンプリングクロック発生回路の連成を示す。１０は信号
検出器で、サンプリングパルスφＳ（第１図と同じ一定
幅の連続パルス）で受信データＲＤをサンプルしていて
第１図、第２図で説明の時と同様に電圧レベルの変化を
とらえてＲＤＩＮ信号を出力する。

５０はデジタル雑音フィルタで、一連のデータが伝送さ
れている間（後述のカウンタ４ｏがらＲＥＣ信号が出力
されている間）は、前回のＲＤ工Ｎ信号から次のＲＤＩ
Ｎ信号の受信タイミングを予測した後述のＥＮＢ信号を
発生しそのＥＮＢ信号で予測された時間帯中だけＲＤＩ
Ｎを受け付けるようにする。受は付けたＲＤＩＮ信号は
ＤＩＮ信号として出力する。こうしてランダムに混入す
る雑音の大部分を除去できる。

ＲＤＩＮ信号を受け付ける時間帯はカラ／り２０の出カ
バターンをデコードして発生したＥＮＢ信号で判別する
。２ｏのカウンタはデジタル雑音フィルタ５０．受信ク
ロック発生器３゜が内部で信号を発生させるための基準
となる一定間隔のパルスを発生させるカウンタである。

その機能はデータを受信した時刻、即ちＲｐＩ校信号に
変化が生じた時刻がデータノ＜ルス１ビット分を送る時
間間隔のうちどの瞬間に当るかを示すものでカウント値
によってそれを表している。このカラントイ直はサンプ
リングツ（ルスφＳがくるたびにカウントアツプしてゆ
き、最大値１でぐると０に戻９再びカウントアツプを続
ける。

最大値はある一定値を設定しておくもので、０からカウ
ントアツプして最大値となり、再び０まで戻ってくるの
に要する時間をデータエヒ゛ット分を送るのに挟する時
間と合わせておくとそのカウント値が１ビット分の時間
間隔を細分した各瞬間を表すことになる。このカウンタ
２０はデジタル雑音フィルタ５０からＤＩＮ信号を受け
ると、即ちデータを受信するとクリアされ。

０に戻る。３０は、受信クロック発生器で、カウンタ２
０の出カバターンをデコードし、定められたタイミング
で受信デ“−タサンブ））ングクロソクＲＣを発生する
。

伝送データのコーディング方式に、１ビット毎、あるい
は数ビットＶｃ１回程度の割合で必ずＲＤＩＮ信号を発
生するような方式を採用すれば、一度ＲＤＩＮ信号を受
信してからの時間をカウントしておけば、一連のデータ
を受信中であるということが判定出来るが、これをカウ
ンタ４０で行う。

カウンタ４０はＤＩＮ信号を受けるとクリアされ、受信
クロックＲＣを受けながら、１ビット分の時間が経過す
る毎にｌづつカウントアツプされていく。この値が規定
値を超える壕では。

ＲＥ’Ｃ信号全山していて、データを受信中であること
を示す。規定値を超すと、データの受信が行われていな
いと見なしてカウントアンプを止め、ＲＥＣ信号を止め
る。ＲＦＣ信号はデジタル雑音フィルタ５０で、ＲＤＩ
Ｎの受信タイミングの予測を行うか１行わないかの判別
に用いられる。

次に、上記の構成の回路で本発明のポイントであるカウ
ンタ４０及びデジタル雑音フイルり５００作用について
説明する。

１ず、第４図のタイミングチャートを用いてデジタル雑
音フィルタ５０の働きを説明する。

主決な入力信号は信号検出器１０からのＲＤＩＮ信号及
び後述するカラ／り４０からの３ＥＣ信号、又ＥＮＢ信
号はカウンタ２０の出力を基準としこれをデコードして
作られ一定のノ々ルス間隔をもってＲＤＩＮ受付許可信
号として作用するパルスである。

通信％　ｔｉＪＬが使用されていない期間中（・５／レ
ヌＡの受信以前〕はＲＦＣ信号はＯＦＦ、ＥＮ、Ｂ信号
はＯＮ状態にある。ＲＤＩＮ信号にノくルスＡｆｒ受信
すると、ＲＦＣ信号がＯＦＦの時はＲＤ　Ｉ　Ｎ信号は
いつでも受付可（（設定しであるため、受付けられてＤ
ＩＮ信号ＡＡが出力さルる。これ以後、カウンタ４０か
らのＲＥＣ信号はＯＮ状態（Ｃなる。また、次のＲＤＩ
Ｎ信号の受信タイミングを予測し、その間だけ、　ＲＤ
ＩＮ信号の受け付けを許可する信号Ｅ　ＮＢをＯＮ状態
とし、一定の間隔でＥＮＢ信号を発生する。

次のパルスＢが予測されたタイミングで受信されろと、
ＥＮＢ信号がＯＮ及びＲＦＣ信号がＯＮ状態であるため
受け付けられてＤＩＮ信号とパルスＢＢが出力される。

捷た雑音パルスＣが発生すると、ＲＦＣ信号がＯＮの状
態であってもＥＮＢ信号がＯＦＦのタイミングで受信さ
れるため受け付けられず、ＤＩＮ信号には出てこない。

通信網に接続されている送受信局で、データの伝送に用
いられるクロックの周波数を合致させておぐが、その精
度から、ＦＪＮＢ信号のＯＮ状態の幅を決めることがで
きる。この幅を狭くするほど、雑音全除去する能力は向
上する。

次に第５図のタイミングチャートを用いてカウンタ４０
の働きを説明する。

入力信号はデジタル雑音フィルタ５０からのＤ　Ｉ　Ｎ
　信号及びクロック発生器３０からのＲＣ信号である。

通信装置が使用されていない期間中（即ち、パルスＤの
受信以前）は、ＲＦＣ信号はＯＦＦ状態ＶＣちる。ＤＩ
Ｎ信号としてパルスＩ）を受けるとカウンタ（Ｃ０ＵＮ
Ｔ）はクリアされて０とｌす５ｖ、後受信クロック発生
器３０よりＲＣＣ月刊受けて、１ビット分の時間が経過
するに従ってカウントアンプしていく。カウント値、が
規定値（第５図の例では５）を超すと。

即ち、前回のパルスを受けてから５ビット分の時間が経
過する間に次のＤＩＮ信号のパルスカ受信されないとデ
ータ伝送は行われていないものと判１新してＲＰ　Ｃ信
号をＯＦＦ”とする。カウントアツプも市める。

又、カウント値が５以下のときにＤＩＮ信号としてパル
スＥが現れるとカウンタ（ＣＯＵＮＴ）はクリアされ、
ＲＢＣ信号はＯＮ状態が継続する。

以上説明の本発明のデジタル通信用同期装置によれば、
一連のデータの受信が始すると１次のＲＤＩＮ信号が発
生するタイミングを予測し。

その時間帯以外（／ＣＲＤ　Ｉ　Ｎ信号が来てもノイズ
（（よるものと判別し受けつけない。この結果。

ノイズ（（Ｊ、る不必要斤受１′言クロックのクィミノ
グ１１ｚ正が行われることが大幅に減少し、信頼性の高
いデータ伝送を行うことができる。

【図面の簡単な説明】

第１図は従来の調歩同期方式デジタル通信網の入力デー
タと受信クロックのタイミングチャート、第２図は従来
の受信クロック発生回路のブロック図、第３図は本発明
のデジタル通信用同期装置の構成を示す回路のブロック
図、第４１２はデジタルイイＬ音フィルタのタイミング
チャーｌ−、第ｓ図はカウンタ４ｏのタイミングチャー
トをそれぞれ示す。 ２０：カウンタ、３０：受信クロック発生器。 ４０：カウンタ、５ｏ：デジタル雑音フィルタ。

Claims (1)

【特許請求の範囲】
1. 受信データから受信用クロック信号を発生させるデジタ
   ル通信用同期装置において、受信データの変化に応じて
   発生する入力パルスで出力信号（ＲＥＣ信号）ｋＯＮの
   状態としてカラン１−ヲ開始し次の入力パルスが入力す
   るとカウント値を零にして再カウントヲ開始してこの状
   態を繰り返し該カウント値が規定値を超えると受信デー
   タがないものと判断してＲＥＣ信号をＯＦＦの状態にす
   るカウンタと、該カラ／りからのＲＥＣ信号と一定間隔
   で発生する受付許可バルヌ信号との両信号がＯＮの状態
   の時に入力された入力パルスのみを受付けて出力しそれ
   以外の時の入力パルスが入力されても雑音パルスとして
   出力しないデジタル雑音フィルタとを具備してなること
   を特徴とするデジタル通信用同期装置。