JPS60813B2 - フイルタ回路網 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は能動フィルタ回路網に関するものである。

本発明は低域フィル夕および高城フィル外と適用される
とともに、適当な低域フィル夕と高城フィル夕を総統接
続して作られるような帯城通過フィル夕なちびに帯城阻
止フィル夕に適用される。従来の技術とその問題点 フィル夕回路網の設計者は２つの基本的な問題に直面す
るが、その第１は使用部品の数の点で回路をいかに経済
的に設計すべきかであり、第２は所望の機能を果すよう
に部品の値をどう決めるべきかである。

薄膜および厚膜回路技術のような近代製造法を利用する
ためには、フィルタ回路縦はコイルすなわち誘導子を含
まないことが望ましい。発明の課題（および効果） 本発明の目的は、増幅器のような能動装置が少なくて済
むような能動フィルタ回路を提供すること、抵抗器およ
びコンデンサのような安定度の高い部品の数を・既知の
方法に比べてきわめて少なくするような回路設計を提供
すること、またはそれと同時に、素子の値のわずかな変
化に比較的感応しないような性能を備えた感度の低い、
あるいは、不惑特性回路網（ｉｎｓｅ雌ｉｔＮｅ肥ｔｗ
ｏｒｋ）をうろことである。

ここで回路網の「感度」という言葉は回路網の個々の構
成要素値の変化に対するフィルタ特性の感度を言うので
あって、構成要素の値の変化が比較的小さくても回路特
性の変化が顕著である場合この回路網は「高感度」であ
り、構成要素の値が大きく変化しても回路特性が僅かし
か変化しないような場合この回路網は「低感度」である
。本願明細書（特許請求の範囲を含む）において不感特
性回路網とは前記の低感度の回路網を指す。このフィル
タ回路網は主として抵抗性部品と容量性部品および少数
の増幅器のような能動装置を用いて作られる。

増幅器は高入力インピーダンス、低出力インピーダンス
およびフィルタ回路網のそれぞれの設計によって定めら
れる利得を有すことが望ましい。このフィルタ回路網は
「バタワース（ＢｕｔｔｅＭｏｎｈ）特性」または「チ
ェビシェフ（Ｔｃｈｅｂｙｃｈｓｖ）」特性、あるいは
「準楕円（Ｐｓｅｕｄｏ−ｓｌｌｉｐｔｉｃ）」特性に
近似する機能を与えることができる。ここで「準楕円」
特性とは次のようなものを言う。例えば、後出の等式｛
３’の係数ａ、ｃが零である場合この式は５次の楕円伝
達関数を示すのであるが、係数ａ、ｃが有限である場合
はｓ項が有限項となり、伝達関数はちがつたものとなる
。しかしながらもし係数ａ、ｃが十分小さい値をとると
、この伝達関数は楕円関数に類似したものとなりこの伝
達関数は「準楕円一関数、「擬似楕円一関数、「近似楕
円一関数、「楕円類似一関数等と呼ばれる。このような
関数で表わされる特性がここでいう「準楕円一博性であ
る。本発明により、全能動フィルタ回路網が安定するよ
うに配置された容量性インピーダンスＣと直列または並
列に効果的に結合された複秦周波数ｓの二乗の逆数に比
例するインピーダンスを有する副回路網を含む能動フィ
ルタ回路網が得られる。問題点を解決するための手段本
発明によれば一対の入力端子を有する低域フィルタ回路
網が提供されるが、その第１の入力端子は直列に俵縞さ
れた第１抵抗器と第１コンデンサを介してフィルタ回路
網の第１段に結合され、その第１段は抵抗性インピーダ
ンスを介して別の１つ以上の段に結合されるがその最終
段はこの最終段への入力と直列に接続される第２抵抗器
および並列に接続される第２コンデンサを介して出力増
幅器に結合されており、また各段にはそれぞれ増幅器が
含まれていてその利得はほぼ１であって高い抵抗性入力
インピーダンスおよび低い出力インピーダンスを有して
おり、さらに前記１対の入力端子のうちの第２の入力端
子と増幅器入力との間に直列に接続された第３コンデン
サと第４コンデンサの接続点と、増幅器出力との間に接
続された第３抵抗器を有する。さらに本発明によれば、
直列に接続された第１抵抗器と第１コンデンサを介して
第１入力端子に結合された多数の段を有する低域フィル
夕が提供されるがその段はまた出力増幅器の入力と直列
に接続された第２抵抗器とおよび並列に接続された第２
コンデンサとを介してその出力増幅器に結合され、また
その各段はそれぞれほぼ無限の利得を有する増幅器を含
み、その増幅器の入力は第３コンデンサを介してその段
の入力に容量結合されかつ第４コンデンサを介して前記
増幅器の出力に容量結合され、かつまたこの増幅器の出
力は第３抵抗器を介してその増幅器の入力に直結されて
いる。

さらに一般的に言えば本発明により、複数個の段を有す
る低減または高城フィルタあるいは帯域阻止または帯城
通過フィル夕が提供され」その各段はそれぞれ演算増幅
器のような能動装置を含み、低域フィル夕の場合には副
回路網の入力インピーダンスＺｉｎが次の式で与えられ
るような段を構成する副回路網に配置される。

（１」ｓＣ，）＋ＳＩ′ｓＣ２）十（１′ｓ２Ｃ，Ｃ２
Ｒ３）Ｚｉｎ＝ ・十（１−ｋ）（ １′ｓＣ２Ｒ３）
ただしｋは増幅器の利得であってほぼ１に等しくＣ，お
よびＣ２は増幅器の入力と大地の間に直列に接続される
２個の容量性素子の容量性インピーダンスをフアラッド
で表わしたものであり、Ｒ３は増幅器の出力と前記２個
の容量性素子の接続点との間に後続される抵抗性素子の
抵抗性ィンピーダンスをオームで表わしたものであり、
ｓは複素周波変数である。

また高域フィル夕の場合には低域フィル夕の各容量素子
は抵抗性素子と置き換えられ、その抵抗性インピーダン
スはそれが置き換えられる抵抗の逆数（すなわち亭）鱒
しし・。能動装置は高利得または帰還回路網によって得
られる利得を持つ演算増幅器によって構成されたり、電
圧ホロワ回路または場合によってはェミツタ・ホロワ回
路や複合ェミツタ・ホロワ回路によって構成される。フ
ィルタ回路網は集積回路によって作られ、または大規模
量産の場合は厚膜もしくは薄膜抵抗回路網に増幅器と外
部コンデンサを追加すると経済面で実用的となる。また
本発明は、その範囲内の最も望ましい特性を作るように
フィルタ回路網のレイアウトを配置する方法にも関する
。

実施例 以下、本発明の実施例を付図について詳しく説明する。

第１図の能動フィルタ回路網を以下に詳しく説明する。
この回路網は１対の入力端子１と２および１対の出力端
子３と４の間にあり、２つの段５と６とを備えている。
第１段５は直列に後続された抵抗器７およびコンデンサ
８を介して端子１に結合され、第２段６は直列に接続さ
れた抵抗器９と増幅器１０とを介して、かつまた増幅器
１０の正入力における接続点１２と端子２，４を直結す
るライン１３との間に並列に接続されたコンデンサ１１
を介して出力端子３に結合されている。段５はまた抵抗
器１４を介して段６に結合されている。段５および段６
は実質的に同一であり、以下第２図について説明する。

第２図の副回路網は対応英国特許第１４１３７２１号に
も記載されている。第２図において、この副回路網は利
得１の増幅器１５を有し、信号は２個のコンデンサ１６
と１７にまたがってその増幅器の入力に加えられる。増
幅器１５の出力は抵抗器１８を介してコンデンサー６と
１７との間の接続点に結合されている。第３図は第２図
の副回路網の等価回路網を示す。この等価回路網は１／
ｓ２に比例するインピーダンスを持つ素子２０とこれに
直列に接続されたコンデンサ１９とによって構成されて
いる。４つの同様な副回路網が前記英国特許第１４１３
７２１号に記載されているが、さらにもう１つの副回路
網が第４図に示されている。

第４図の回路網および第５図の等価回路網から、副回路
網は入力信号がコンデンサ２２を介して加えられる増幅
器２１を有するが、コンデンサ２２の入力側はコンデン
サ２３を介して増幅器の出力に接続されさらにその出力
は抵抗器２４を介して増幅器の出力に接続されている。
増幅器２１は実際上無限利得を有する。その等価回路網
（第５図）は１／ｓ２に比例するインピーダンスを有す
る素子２６とこれに並列に接続されるコンデンサ２５に
よって構成される。第２図〜第５図の回路縞では、入力
信号は大地に関連して加えられるがこの大地は第１図の
ライン１３に相当する。第２図の副回路網および第３図
の等価回路網を参照して、この回路網の入力インピーダ
ンスＺｉｎは次の式によって与えられる。Ｚｉｎ＝（１
′ｓＣ，）十（１／ｓＣ２）十（１′ｓ２Ｃ．Ｃ２Ｒ３
）１十（１‐ｋ）（ １／ｓＣ２Ｒ３）ただしＣ，およ
びＣ２はコンデンサー６および１７の容量値、Ｒ３は抵
抗器１８の抵抗値、そして増幅器の入力インピーダンス
は無視できるほど大きいものとし、電圧利得がｋであり
、ｓは複秦周波数である。

もし利得ｋが正確に１であれば、入力インピーダンスは
次のようになる。Ｚｉｎ＝（１ノｓＣ，）＋（１／ｓＣ
２）十（１／ｓ２Ｃ，Ｃ２Ｒ３）これは−−般形幻を有
し、第３図に示されたような等価回路網の入力インピー
ダンスは次の式で与えられる。

Ｚｄ＝（１／ｓＣ４）十（１／ｓ２Ｍ５）ただしＣ４は
コンデンサー９の容量値、Ｍ５は１／ｓ２素子２０の値
である。

本発明の１つの実施例は、この一般形を持つィンピーダ
ンスを要求する設計方法を利用する。

この回路網の１つの特徴は、増幅器が「理想的」ではな
いのでその理想からかけ離れたことによって、発生する
Ｚｄの変化を大幅に無視しうるような低感度の回路網を
作るのに特に役立つ点である。増幅器は一般に入力容量
と出力抵抗とを有しているが、回路網を解析する場合、
この入力容量値は前述のＺｄを表わす式中のＣ４の値の
一部として処理することができ、また、出力抵抗の値は
前述のＺｉｎを表わす式中のＲ３、いいかえると幻を表
わす式中のＭ５の一部として処理することができる。さ
らに利得ｋが１から多少変動するならば、１次効果は単
にＣ４とＭ５の値を少し変えて、インピーダンスのに小
さな値の項１／ｓ３を導入するが、それは無視すること
ができる。第４図に示される他の副回路網および第５図
の等価回路網では、この回路網の入力アドミツタンスＹ
ｍ‘ま次の式によって与えられる。

Ｙｍ＝≧≦藁毒麦芋十手亭主Ｃ表亭８ ただしＣ６およびＣ７はコンデンサ２２と２３の容量値
であり、Ｒ６は抵抗器２４の抵抗値であり、また入力ア
ドミツタンスと出力インピーダンスが無視できるものと
すれば電圧利得は−Ａである。

いま電圧利得がきわめて大であり、すなわち無視出来る
ほど無限大に近い場合、入力アドミッタンスはＹｈ＝ｓ
（Ｃ６十Ｃ７）十ｓ２Ｃ６Ｃ７Ｒ８になる。

これは第５図の場合のように下記の式で与えられる一般
形を有する。Ｙｅ＝ｓＣ９十ｓ２Ｍ，。

ただしＣ９はコンデンサ２５の容量値、Ｍ，ｏは素子２
６の値である。

本発明の１つの実施例では、この一般形を有するアドミ
ッタンスを要求する設計法を用いる。第２図および第３
図の前記副回路網に似た第４図および第５図の副回路網
も、増幅器が理想からかけ離れていることによってアド
ミッタンスＹｅに及ぼす影響が大幅に無視できる特徴が
備えている。

すなわち有限である（が依然として大きい）利得Ａの１
次効果はＣ９およびＭ，ｏの値を少し変えることであり
、かつ無視できるｓに比例する小さなアドミツタンスを
追加することである。したがってこの回路網は感度の低
い回路網を作るのに特に適している。抵抗器２４の抵抗
Ｒ８は大きいほうが良い。第２図〜第５図の副回路絹に
よって得られるインピーダンスに共通な特徴は、インピ
ーダンスが１／ｓ２に比例することである。第１の副回
路網では１ノｓ２素子（Ｍ５）は容量性素子Ｃ４（１／
ｓに比例）と直列に接続され、第２の副回路網では素子
（Ｍ，ｏ）は容量性素子（Ｃ９）と並列に接続される。
１／ｓ２素子（Ｍ）は周波数依存の負性抵抗素子である
。

このような１／ｓ２素子が不安定であることは標準的な
回路網原理から知られており、副回路細か安定化されて
いて回路網全体を不安定にしないようになっていること
はこの全回路網の特徴である。

第１図のフィルタ回路網の感度が現在得られる同等な回
路網の感度の１び分の１にほぼ近いことは実験上知られ
ている。

この特徴は許容範囲をゆるめ、大規模な生産に際して固
体の増幅器およびポリスチレン・コンデンサのような能
動装置を付加した厚膜抵抗回路絹を適当な安いフィル夕
として作ることができる。本発明の低域フィルタ回路網
は損失の多いＬＣはしご形フィル夕に似ているものと思
われ、このようなフィル夕はすべてきわめて高感度であ
るとこれまで考えられていた。

本発明のフィルタ回路網が前記の適性を反証するために
テストされ「ある損失の多いＬＣはしご形フィル夕が比
較的低感度でありかつその低感度がＲＣ類似回路網で保
持されることが判明した。前述のとおりフィルタ設計者
が直面する問題の１つは、素子の特定な値に関係なく回
路網の素子をレイアウトすることである。

この、各素子の値を考慮しないでレイアウトした回路網
素子の配置を以下「回路網トポロジー」と呼ぶことにす
る。本発明による１つの特殊なトポロジーは第６図に示
される。このトポロジーは、無視きる出力インピーダン
スの電圧発生器によって励振される低域フィル夕に適し
ている。第６図を参照すると、回路網にはインピーダン
スＺ〜Ｚｎで表わされるｎ段がある。

各段は抵抗器Ｒ，〜Ｒｎで接続される。電圧発生器２７
から、抵抗器Ｒｎの抵抗器２８と容量値Ｃのコンデンサ
２９との直列接続を介して、回路網へ入力が与えられる
。フィルタ回路網の出力端にまたがるコンデンサ３０は
増幅器３１に結合する。ある目的では、抵抗器２８また
は抵抗器Ｒｎのいずれかを省略することが望ましいかも
しれない。

おのおの直列抵抗器Ｒｒおよび並列インピーダンスＺｒ
によって構成される中間段の数は、フィル夕の所要特性
によって定められる。乙〜Ｚｎで表わされるインピーダ
ンスは一般に第２図および第４図に示される副回路網、
または各場合に適切な設計が使用されるならば直列ある
いは並列に追加抵抗を接続したり接続しない英国特許第
１４１３７２１号に記載された他の副回路網、のいずれ
かによって得られる。

このインピーダンスは１／ｓ２に比例する素子を含める
ために要求され、原則的には唯一の増幅器を用いかつ低
感度であるような他の副回路網ならばそれを使用するこ
とができる。第６図の特定なトポロジー（抵抗器２８と
Ｒｎを省略することができる）は、下記の原理により設
計されるならばきわめて感度の低い低域フィルタ回路網
をうろことができる。ある目的ではコンデンサ２９また
はコンデンサ３０を省略することができる。

しかしこのような省略は感度をかなり増大させる影響を
持ち、実用的な魅力に乏しい場合が多い。第６図の配置
と少し違った代替の配置を以下に考えてみる。電圧源２
７が有限の内部抵抗を有するならば、これは抵抗器２８
のＲｏの値に吸収することができる（ただしＲｏは内部
抵抗より大とする）。電流源からフィル夕を励振する場
合は、Ｒｏの抵抗と並列な電流源の「Ｎｏｒｔｈｏｎ等
価」を置換することができる。Ｒ２８またはＲｎのどち
らか一方が省略できるのはフィルタの次数を偶数次数と
する場合である。

ここでフィル夕の次数とはフィル夕の要件を近似するた
めに用いられる伝達関数の次数として定義される。第６
図で、Ｌ型セクションＺ，とＲ，、Ｚ２とＲ２、……Ｚ
ｒとＲｒ、・・・・・・ＺｎとＲｎは伝達関数をそれぞ
れ２ずつ増加し、Ｒ２８は伝達関数を１だけ増加する。
これはまた、等価的にＲ２８とＺ，、Ｒ，とＺ２、……
Ｒ（ｒ−２）とＺて、……Ｒ（ｎ‐２）とＺｎとが各Ｌ
型セクションを形成していてそれぞれ伝達関数を２ずつ
増加し最後のＲｎが伝達関数を１だけ増加すると考えて
もよい。従って、奇数次数のフィル夕とするためにはＲ
滋とＲｎはどちらも省略することはできない。しかし偶
数次数のフィル夕とするためにはＲ２８かＲｎのどちら
か一方を省略することができる。どちらかを省略するか
は設計者の意向によるがＲｎの方を省略した場合はイン
ピーダンスＺｎとコンデンサ３０とは直接、並列に接続
されることになる。この場合インピーダンスＺｎとして
第４図に示すような副回路網を用いると、この副回路網
は第５図に示すような等価回路をもつので、コンデンサ
３０は第５図のコンデンサ２５と並列接続されることに
なる。従ってこの場合はコンデンサ２５とコンデンサ３
０の並列合成容量値をコンデンサ２５がもつように設計
すればコンデンサ３０を省略できることは明らかである
。換言すると第４図に示す回路絹を構成する部品の値を
適当に設計することによりコンデンサ３０を省略するこ
とができるのでＲｎを省略した方が経済性からみて有利
である。この配置は第７図に示されている。第７図の素
子は第６図の同様な素子とできるだけ同じ参照番号およ
び参照文字を与えられている。第Ｎ段は第４図に示され
たような副回路網を有し、第４図と同じ参照番号を与え
られる。出力緩衝増幅器３１の入力におけるインピーダ
ンス・レベルが低く、かつ負荷が高インピーダンスを有
するならば、出力緩衝増幅器を省略してもフィル夕の性
能はわずかに低下するにすぎない。抵抗をコンデンサ３
０と直列または並列に使用する場合があるが、このよう
な抵抗は感度を著しく増大させ、できれば使用しないほ
うがよい。

並列抵抗が大きくまたは直列抵抗が小さくなるにつれて
、悪影響は少くなる。ある種の増幅器では、入力におけ
る大地へのＤＣ通路は飽和を防止するために必要であり
、このような状況ではきわめて値の大きな抵抗たとえば
１〜１０ＭＱあるいは１個以上の直列ダイオードを増幅
器の入力端に並列に置くことができる。このような素子
がフィルタ特性に及ぼす影響は一般に無視できる。第６
図の一般的なトポロジーによる回路網設計の一法を以「
Ｆ‘こ説明する。

合成された形のフィルタ回路網の代表的な１例が第１図
に与えられている。次に素子の値のわずかな変化に対し
て感度が最低と思われる（または所望の最低値）回路網
を生じる特定の基準が紹介される。下記のマトリックス
は第６図の回路絹の設計に役立つ。

ここでＹ，はインピーダンスＺのアドミツタンス、すな
わちＹ，＝（１／Ｚ，）、以下同様であり、３つの斜線
からはずれた素子はすべて０である。このマトリックス
の行列式を○（ｓ）によって表わすならば「 フィル夕
の伝達関数は次のように表わされる。Ｖ。

・Ｖ．−Ｄ；くず ただしＶｏは出力電圧信号、Ｖ，は入力電圧信号である
。

そこで、係数が回路網の素子の代数関数である。

変数ｓにおける２つの多項式の比として伝達関数を求め
ることが必要である。したがってこの段階では、第６図
の各インピーダンスＺ，などについてどの副回路網を使
用するかを決定しなければならない。この決定は、合成
回路網がなんらかの理由（たとえば要求仕様に合致しな
かったり合致し１こくかつたり、素子の値の範囲が不適
当であるなど）によって不良ならば、あとで変更するこ
とができる。一般に市販用の回路網をうるために、すべ
てのフィルタ設計の場合と同様、設計途上のいかなる段
階でも何回かの試行が必要である。設計の追加段階を説
明するためにいま第１図を使用する。この場合、伝達関
数は次のような「準楕円」形式を有する。珠−帯帯器巻
帯群る３｝ ただしａ、ｂ・・・・・・ｊは各素子の代数関数である
。

するとフィル夕が合致すべき仕様を考慮することが必要
になる。周知の方法、恐らくコンピュータによって、少
しでも可能ならば、仕様範囲内にある第｛３’式と同様
に表わされる数値近似関数が求められる。もし不可能な
らば、もう１つの精巧な回路網が要求され、設計サイク
ルはまた振り出しにもどらなければならない。すなわち
近似関数は係数ａ、ｂ、・・・・・・ｊに対する数値を
与える。すると回路網の素子の値を求めることが必要に
なり、その１つの方法はａ、ｂ、…・・・ｊの９個の数
値に対して素子の代数関数の方程式を立てて作られた９
連立方程式を解くことである。第１図をよく見ると１３
個の素子がある。

第２図を参照すると第３図の副回路網にある２個の有効
等価素子を作るために３個の物理的素子が必要であるこ
とがわかるので、求めるべき素子値の有効数は１１個で
ある。これら１１個の素子値のうちの１個は任意に選ぶ
ことができるが、そうすると残りの１川因の素子値を求
めるのに方程式が９個しかないことになる。すなわち９
個の方程式からなる連立方程式の解を１の固求めること
であり、これは自由度１であることを意味する。したが
って原則的には残り１の固の素子値のうちもう１個の素
子値も任意に選択することができ、残りの９個の素子値
を連立する９個の方程式を解くことによって求めればよ
いことになる。（もっとも第２番目に任意に選択する素
子値は、連立方程式の９つの解がすべて正の値になるよ
う、その選択には制限があるかもしれない。）特殊な例
について一部言及した上述の方法は、与えられた仕様に
合致する近似関数を有するフィルタ回路網の１組の可能
な素子値を生じるであろう。

感度の低い回路網を生じる特定の基準についてこれから
説明する。上述の自由度は回路網における下記の比 ｋ＝Ｃｏ／Ｃｎ＋２ ■をできる
だけ１に近づけるよう回路網設計に使用すべきである。

ただしｋは１より大または１より小である。このことは
実験的な観察によって得られた結論である。ｋの制御値
をｋｏで表わすと、比ｋ。を有する回路網の感度はｋｏ
よりもさらに１から遠ざけられたｋを有する他の回路網
（同じ伝達関数を持つ）の感度より低いはずである。（
このような回路網）のｋがｋｏとはなはだしく違わない
ならば、感度は与えられた応用に受入れられるだけ十分
低くすることができる。整合成端をもった無損失はしご
形フィル夕は最も感度の低いフィルタ形式であり、この
場合がｋ＝ｋｏであるということは、フィルタ設計者に
とっては周知のことである。

例えば損失のため「あるいは１つの成端が変化した値を
有しているために、整合が完全でない場合にはｋはｋｏ
とは異なる値をとり回路網の感度が増加することが実験
的に観察されている。だが一般に、ｋ＝ｋｏの回路網が
使用されない理由がないわけではない。ｋｏの値は第３
図の副回路網のの２地（通常帯域の縁に近い所）に比べ
てＣ４をできるだけ大きくとることにより、また第５図
の副回路網の山２Ｍ，ｏに比べてＣ９をできるだけ小さ
くとることによって、１に近づけうることが一般に判明
している。

他方では、これらの比があまり極端にされると、ある素
子値は不具合に大きくなったり小さくなる。したがって
最適化が必要である。ＣｏまたはＣｎ＋２の省略が望ま
しくない理由をこれから説明する。

それはパラメータｋｏを０にしたり、無限大すなわちで
きるだけ１から遠い状態にする効果を持つ。このような
回路網の感度は１に近いｋｏを有する回路網よりはるか
に大である。「１に近い」ことは「１にほぼ等しい」こ
とを意味しない点を付言する。ｋｏの値は実際には２と
ｌｏの間であることが多い。ここに示されたフィルタ回
路網の改良製作法は低域フィル夕について記載されてい
る。高域フィル夕も低域フィル夕の設計について述べた
方法を用いて作られるが、この場合各抵抗器Ｒａは値１
／Ｒａのコンデンサに、各コンデンサＣｂは値１／Ｃｂ
の抵抗器にそれぞれ置き換えられる。かかる回路網はす
べて、低域回路網の所望特性を保持するはずである。帯
城通過フィル夕および帯域阻止フィル夕は、適当な低域
フィル夕と高城フィル夕を縦続接続することによって作
られる。

これらもまた、低域フィル夕の設計に用いた方法の拡大
によって直接設計することができる。高利得増幅器は「
演算増幅器」によって得られる。

利得１の増幅器は帰還付演算増幅器により、電圧ホロワ
回路により、または都合のよい場合はェミツタ・ホロワ
あるいは複合ェミツタ・ホロワのトランジスタ回路によ
って得られる。本発明により作られるフィル夕の３つの
特定例をこれから説明する。

これらのフィル夕は、ダイヤル数字を伝送するのに用い
られる可聴音をフィルタする電話装置に特に利用される
。第８図のフィルタ回路網は、第２図に示された副回路
網と同様な副回路網を有し、それにもし第２図と同じ参
照番号を与えるならば第２図と類似の素子になる。入力
端子３２と３３はそれぞれ、直列に接続された抵抗器３
４とコンデンサ３５を介し、また接地ライン３６を介し
て副回路網に接合される。抵抗器３７はコンデンサ１６
および１７とに直列に接続される。出力抵抗器３８と出
力コンデンサ３９は、フィルタ出力増幅器４０に結合す
る。動作の際、第８図の回路網は第１表（下記）の素子
値によって通過帯域リツプルｌｄＢ、しや断周波数３．
４０ＫＨｚ、阻止帯弁別３ＭＢを有する３次低域の「準
楕円」フィル夕として働く。第２表（下記）の素子値に
より、それは通過帯城リップル０．１巡、しや断周波数
３．４０ＫＨｚ、および阻止帯弁別３戊Ｂを有する。第
１ 表 抵 抗 器３４＝８５．２８ＫＯ コン
デンサ ３５＝１，８４７ ｐＦ抵 抗 器３８＝
１４４．９ＫＱ コ ンデンサ １６＝１２
，２００ｐＦ抵 抗 器３６＝２０．００ＫＯ
コ ンデンサ１７＝１２，２２０ｐＦ抵 抗
器１８＝１９１．５０ コンデンサ３９
＝４６８１ ｐＦ第 ２ 表抵 抗 器３４＝６３
．６２ＫＯ コ ンデンサ ３５＝１，２４
６ ｐＦ抵 抗 器３８＝７３．８９ＫＯ
コンデンサ１６〒１１．９５ ｎＦ抵 抗 器
３６こ１０．５２ＫＯ コンデンサ１７＝１
１．９５ ｎＦ抵 抗 器１８＝１９５．８０
コ ンデンサ ３９＝４６８．１ ｐＦ第９
図のフィルタ回路網には第４図に示されたものと同様な
副回路網があり、同じ参照数字が与えられている。

この副回路網は接地ライン３６と、入力端子３３に直列
に接続された抵抗器３４およびコンデンサ３５によって
構成される入力インピーダンスと、の間に接続される。
出力結合回路網は「増幅器４０１こ給電する抵抗器３８
およびコンデンサ３９によって作られる。第９図の回路
網は３次低域Ｔｃｈｅｂｙｃｈｅｖフィル夕として働く
が、このフィル夕は第３表の素子値を使うと通過帯城リ
ップルー船およびしや断周波数３．４ＫＨｚとなる。

第３表 抵抗器３４＝１．３０洲○ コンデンサ３５＝１３３．
８６１Ｆ抵抗器２：４＝１４４．氷０ コンデンサ２
２＝４．０仇肝抵抗器３ ８；４．１９７ＫＱ コンデ
ンサ２ ３＝４．０００Ｆコンデンサ３９＝ ２０．仇Ｆ 第１０図のフィルタ回路網には第２図に示されるものと
同機な２個の副回路網がある。

入力端子４１は直列に接続された抵抗器４３、コンデン
サ４４、抵抗器４５、抵抗器４６、および増幅器４７を
介して出力端子４２に結合される。他の入力端子４８は
ライン４９を介して他の出力端子５０に結合される。第
１段副回路網はコンデンサ４４と抵抗器４５の接続点お
よびライン４９の間に接続される。第１段副回路網は２
個の抵抗器５１と５２、２個のコンデンサ５３と５４、
および利得がほぼ１の増幅器５５を備える。第２段副回
路網もまた利得１の増幅器５６、２個の抵抗器５７と５
８、および２個のコンデンサ５９と６０とを備える。コ
ンデンサ６１は増幅器４７の入力とライン４９との間に
接続されている。第１０図の回路網は５次低域「準楕円
」フィル夕として働くが、これは第４表の素子値を使う
と通過帯域リップル０．１ｄＢおよびしや断周波数３．
４ＫＨｚとなる。

第４表抵抗器４ ３＝３００．４ＫＯ コンデンサ４
４＝１７６．６ｐＦ抵抗器５ １＝３８．７慾○ コ
ンデンサ５３＝１４．４７０Ｆ抵抗器５２＝８０．９０
０ コンデンサ５４＝１４．４７ｎＦ抵抗器４ ５
＝１２２．３ＫＱ コンデンサ５ ９＝２３．９４０
Ｆ抵抗器５８：４８．８８０ コンデンサ６１＝９３
６。

２ＰＦ 抵抗器４６＝２６．８細Ｑ

【図面の簡単な説明】

第１図は本発明の第１実施例による能動フィル夕回路網
を示し、第２図は第１図に示された能動フィルタ回路絹
に用いる副回路網を示し、第３図は第２図に示された副
回路網の等価回路網を示し、第４図は第６図、第７図お
よび第９図に例示されるような第１図のフィルタ回路網
に代替使用されるもう１つの副回路網を示し、第５図は
第４図に示された副回路網の等価回路網を示し、第６図
は本発明による一般低域フィル夕を示し、第７図は第６
図の一般低域フィル夕の変形を示し「第８図は３次低域
フィル夕を示し、第９図はもう１つの３次低域フィル夕
を示し、第１０図は５次低域フィル夕を示す。 １，２，３２，３３，４１，４８・…・・入力端子、３
，４，４２，５０…・・・出力端子ト５，６…・・・段
、７，９，１４，１８，２４，２８， ３４，３６，３
７，３８，４３，４５，４６ア５Ｇ，５２，５７，５８
・・・・・・抵抗器、８，１１，１６，１７，１８，２
２，２３，２５，２９，３０，３５，３９，４４，５３
，５４，５９，６０，６１……コンデンサ、１０，１５
，２１，３蔓，４０，４７・・・・・・増幅器、１２・
・・・・・接続点、包３，３６，４９，５５，５６……
ライン、２０，２６…・・・素子、２７・・・・・・電
圧発生器。 ＦＩＧ．１．ＦＩＧ．２． ＦＩＧ．３． ＦＩＧ．４． ＦＩＧ．５． ＦＩＧ．６． ＦＩＧ．フ‐ ＦＩＧ．８． ＦＩＧ．９． ＦＩＧ．１０．

Claims (1)

【特許請求の範囲】
1. １ 第１と第２の入力端子を備えた入力部を含む不感特
   性低域フイルタ回路網であって、上記第１入力端子は第
   １抵抗器と第１コンデンサとを介して上記フイルタ回路
   網の第１段に直列に接続されており、上記第２入力端子
   は接地されており、上記第１段は抵抗性インピーダンス
   を介して上記フイルタ回路網の後続複数段のうちの１つ
   の段に接続されており、上記フイルタ回路網の最終段は
   第２抵抗器を介して出力増幅器の入力端子と直列に接続
   されているとともに上記出力増幅器の前記入力端子と上
   記第２入力端子との間には第２コンデンサを接続して成
   る上記低域フイルタ回路網において、該回路網の各段が
   実質的に利得１で、かつ高入力インピーダンス、低出力
   インピーダンスを有する単一の段増幅器と第３抵抗器と
   から成る１端子対幅回路網を含み、該第３抵抗器が、上
   記段増幅器の入力部と上記第２入力端子との間に直列に
   接続された第３および第４のコンデンサの接続点と上記
   段増幅器の出力部との間に接続されて成る上記不感特性
   低域フイルタ回路網。