JPS6085462U - Ｐｃｍコミユテ−シヨンデ−タ検出回路 - Google Patents
Ｐｃｍコミユテ−シヨンデ−タ検出回路Info
- Publication number
- JPS6085462U JPS6085462U JP17693883U JP17693883U JPS6085462U JP S6085462 U JPS6085462 U JP S6085462U JP 17693883 U JP17693883 U JP 17693883U JP 17693883 U JP17693883 U JP 17693883U JP S6085462 U JPS6085462 U JP S6085462U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- word
- frame
- data
- commutation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例に係るＰＣＭコミュテーショ
ンデータ検出回路のブロック図、第２図は入力するＰＣ
Ｍパラレルデータの構成、ダウンカウンタ９の内容およ
び各信号の出力タイミングを示す図である。 ｌ ：ＲＯＭ、 ２． ３ ：比較器、４：ワード指定
手段、５：フレーム指定手段、６：レジスタ（コミュテ
ーション情報）、７：オアゲート回路、８：アンドゲー
ト回路、９：ダウンカウンタ、１０：レジスタ（コミュ
テーションデータ）、Ｓｏ：フレームレート信号、Ｓ２
：ワード一致信号、Ｓ３：フレーム一致信号、Ｓ４二ロ
一ド信号、Ｓ、：ラッチ信号、Ｓ８：リップルキャリー
信号。 Ｌ？ニニニニ？」 Ｓ・］ｒ ７（θしｙＷ”’
ンデータ検出回路のブロック図、第２図は入力するＰＣ
Ｍパラレルデータの構成、ダウンカウンタ９の内容およ
び各信号の出力タイミングを示す図である。 ｌ ：ＲＯＭ、 ２． ３ ：比較器、４：ワード指定
手段、５：フレーム指定手段、６：レジスタ（コミュテ
ーション情報）、７：オアゲート回路、８：アンドゲー
ト回路、９：ダウンカウンタ、１０：レジスタ（コミュ
テーションデータ）、Ｓｏ：フレームレート信号、Ｓ２
：ワード一致信号、Ｓ３：フレーム一致信号、Ｓ４二ロ
一ド信号、Ｓ、：ラッチ信号、Ｓ８：リップルキャリー
信号。 Ｌ？ニニニニ？」 Ｓ・］ｒ ７（θしｙＷ”’
Claims (1)
- コミュテーションデータの検出周期を示すコミュテーシ
ョン情報を予め記憶し、ＰＣＭパラレルデータと同期し
たワードカウントデータに同期してその内容が順次、出
力される記憶回路、スーパーコミュテーションの場合に
はワードの初期値音指定するワード指定手段と、ワード
カウントデータを入力してワードの前記初期値と比較し
、一致したときワード一致信号を出力するワード比較器
、スーパーサブコミュテーションの場合には前記ワード
指定手段と、フレームの初期値を指定するフレーム指定
手段と、前記ワード比較器と、ＰＣＭパラレルデルデー
タと同期したフレームカウントデータを入力してフレー
ムの前記初期値と比較し、一致したときフレーム一致信
号を出力するフレーム比較器、ワード一致信号により記
憶回路の内容を取りこむ第１の記憶手段、スーパーコミ
ュテーションの場合にはワード一致信号により、スーパ
ーサブコミュテーションの場合にはワード一致信号とフ
レーム一致信号によりロード信号とラッチ信号を出力す
る制御回路、ロード信号によって第１の記憶手段の内容
力釦−ドされ、スーパーコミュテーションの場合にはＰ
ＣＭパラレル信号と同期したワードレート信号、スーパ
ーサブコミュテーションの場合にはＰＣＭパラレル信号
と同期したフレームレート信号によって、ロードされた
第１の記憶手段の内容を逐次減算し、零になったときリ
ップルキャリー信号を出力して制御回路により前記ロー
ド信号と前記ラッチ信号を再度、出力するダウンカウン
タ、ラッチ信号によりＰＣＭパラレルデータの所定のコ
ミュテーションデータを取り込む第２の記憶手段とを備
えたことを特徴とするＰＣＭコミュテーションデータ検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17693883U JPS6085462U (ja) | 1983-11-16 | 1983-11-16 | Ｐｃｍコミユテ−シヨンデ−タ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17693883U JPS6085462U (ja) | 1983-11-16 | 1983-11-16 | Ｐｃｍコミユテ−シヨンデ−タ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6085462U true JPS6085462U (ja) | 1985-06-12 |
Family
ID=30384539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17693883U Pending JPS6085462U (ja) | 1983-11-16 | 1983-11-16 | Ｐｃｍコミユテ−シヨンデ−タ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085462U (ja) |
-
1983
- 1983-11-16 JP JP17693883U patent/JPS6085462U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6085462U (ja) | Ｐｃｍコミユテ−シヨンデ−タ検出回路 | |
| JPS6128070U (ja) | デイジタル周波数位相比較器 | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| JPH0514359Y2 (ja) | ||
| JPS5940940U (ja) | レジスタのチエツク回路 | |
| JPS6071963U (ja) | 状変検出回路 | |
| JPS6032839U (ja) | Ａ／ｄ変換の精度チエツク回路 | |
| JPS5836445U (ja) | デ−タ選択回路 | |
| JPS60144332U (ja) | シリアルデ−タ入力−パラレルデ−タ出力回路 | |
| JPS6136886U (ja) | 同期信号判別回路 | |
| JPS5942649U (ja) | カウンタ | |
| JPS5871843U (ja) | Ｂｃｄ信号読み取り装置 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS582040U (ja) | デ−タ処理装置におけるクロック回路 | |
| JPS6020605U (ja) | 組合せユニツト内のバスライン選定接続構造 | |
| JPS6092296U (ja) | 音階判定回路 | |
| JPS60169947U (ja) | パラレル／シリアル変換回路 | |
| JPS5830373U (ja) | 基準信号検出回路 | |
| JPS594061U (ja) | 自動取引装置 | |
| JPS59116842U (ja) | 釣合試験機における同期整流回路 | |
| JPS60158250U (ja) | デ−タ出力装置 | |
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS5997492U (ja) | 時刻表示装置 | |
| JPS58191769U (ja) | 同期信号切換回路 | |
| JPS59117974U (ja) | 測定モ−ド切り換え回路 |