JPS6086910A - 映像信号増幅回路 - Google Patents
映像信号増幅回路Info
- Publication number
- JPS6086910A JPS6086910A JP58194643A JP19464383A JPS6086910A JP S6086910 A JPS6086910 A JP S6086910A JP 58194643 A JP58194643 A JP 58194643A JP 19464383 A JP19464383 A JP 19464383A JP S6086910 A JPS6086910 A JP S6086910A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- video signal
- constant current
- noises
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バーンナルコンピュータや画像処理装置など
映像情報ケ標準映像信号として出力する機器などに用い
る映像信号増幅回路に関するものである。
映像情報ケ標準映像信号として出力する機器などに用い
る映像信号増幅回路に関するものである。
従来例の構成とその問題点
第１図は従来の映像信号増幅回路を示しており、第２図
は第１図の回路の各部の波形ケ示している。
は第１図の回路の各部の波形ケ示している。
以下にこの従来例の構成について第１図、第２図ととも
に説明する。
に説明する。
第１図において、１は論理回路で、抵抗分圧回路２に接
続され、その出力はアナログ増幅回路３に接続され、ア
ナログ増幅回路３は出力端子４に接続されている。捷だ
第１図及び第２図において、ａは論理回路出力、ｂは分
圧後の波形、Ｃは映像信号波形、ｄは重分電圧Ｖｃｃの
波形である。
続され、その出力はアナログ増幅回路３に接続され、ア
ナログ増幅回路３は出力端子４に接続されている。捷だ
第１図及び第２図において、ａは論理回路出力、ｂは分
圧後の波形、Ｃは映像信号波形、ｄは重分電圧Ｖｃｃの
波形である。
次に」二記従来例の動作について説明する。第１図にお
いて、論理回路１から出力された映像情報は抵抗分圧回
路２でアナログ増幅回路３の入力特性にあうように分圧
される。分圧された映像情報はアナログ増幅回路３にて
同期信号の加算やレベルの変換か行なわれた後、出力端
子４へ映像信号として出力される。
いて、論理回路１から出力された映像情報は抵抗分圧回
路２でアナログ増幅回路３の入力特性にあうように分圧
される。分圧された映像情報はアナログ増幅回路３にて
同期信号の加算やレベルの変換か行なわれた後、出力端
子４へ映像信号として出力される。
しかしながら」二記従来例においては、第２図のｄに示
すように電ｍ、に雑音が重畳していた場合、論理回路の
出力ａにも雑音が含まれた波形となり、抵抗分圧鮫の出
力すにも雑音が残る。したがって、アナログ増幅回路の
出力も第２図のＣに示すように雑音が重畳した映像信号
となり、この信号をＣＲＴモニターなどに映し出した場
合、画面上に縞や雨が降ったような画質の悪い、すなわ
ちＳ／Ｎ比の悪い再生画面となるという欠点があった。
すように電ｍ、に雑音が重畳していた場合、論理回路の
出力ａにも雑音が含まれた波形となり、抵抗分圧鮫の出
力すにも雑音が残る。したがって、アナログ増幅回路の
出力も第２図のＣに示すように雑音が重畳した映像信号
となり、この信号をＣＲＴモニターなどに映し出した場
合、画面上に縞や雨が降ったような画質の悪い、すなわ
ちＳ／Ｎ比の悪い再生画面となるという欠点があった。
発明の目的
本発明は上記従来例の欠点を除去するものであり、論理
回路出力に雑音が重畳していようともこの雑音の影響を
うけることなく、良質の再生画面を得ることを目的とす
るものである。
回路出力に雑音が重畳していようともこの雑音の影響を
うけることなく、良質の再生画面を得ることを目的とす
るものである。
発明の構成
本発明は上記目的を達成するために、論理回路に接続さ
れたスイッチング素子に定電圧と定電流＼回路ケ接続し
、レベル変換機能と雑音除去を伴せもたせたもので、論
理出力に１畳された雑音の影響會映像出力信号に影響さ
せない効果ケ得るものである。
れたスイッチング素子に定電圧と定電流＼回路ケ接続し
、レベル変換機能と雑音除去を伴せもたせたもので、論
理出力に１畳された雑音の影響會映像出力信号に影響さ
せない効果ケ得るものである。
実施例の説明
以下に本発明の一実施例の構成について、図面とともに
説明する。
説明する。
第３図において９は論理回路であり、この論理回路９は
トランジスタ１０に接続され、負荷抵抗となる定電流回
路１２とにより、エミッタ接地回路全構成している。ト
ランジスタ１ｏのコレクタはアナログ増幅回路１３に接
続され、アナログ増幅回路１３の出力は出力端子１４に
接続される。
トランジスタ１０に接続され、負荷抵抗となる定電流回
路１２とにより、エミッタ接地回路全構成している。ト
ランジスタ１ｏのコレクタはアナログ増幅回路１３に接
続され、アナログ増幅回路１３の出力は出力端子１４に
接続される。
また定電流回路１２の一方は秤電圧回路１１に接続され
る。
る。
次に上記実施例の動作について説明する。第４図のａに
示すように論理回路９の出力信号に重畳した雑音はスイ
ッチング動作を行なうトランジスタ１ｏのコレクタにも
生じようとするが、定電圧回路１１からトランジスタ１
０のコレクタ間に接続されている定電流回路１２により
、雑音は第４図のｂに示すように電圧の微少変化として
定電流回路１２に吸収される。定電圧回路１１はアナロ
グ増幅回路１３の人力特性にあうようなバイアスケ定電
流回路１２をとおしてトランジスタ１０に与える。すな
わち、第４図のＣに示すような波形の映像情報がアナロ
グ増幅回路１３に入力され、出力端子１４には論理回路
９における雑音の影響のない映像信号ｄが出力される。
示すように論理回路９の出力信号に重畳した雑音はスイ
ッチング動作を行なうトランジスタ１ｏのコレクタにも
生じようとするが、定電圧回路１１からトランジスタ１
０のコレクタ間に接続されている定電流回路１２により
、雑音は第４図のｂに示すように電圧の微少変化として
定電流回路１２に吸収される。定電圧回路１１はアナロ
グ増幅回路１３の人力特性にあうようなバイアスケ定電
流回路１２をとおしてトランジスタ１０に与える。すな
わち、第４図のＣに示すような波形の映像情報がアナロ
グ増幅回路１３に入力され、出力端子１４には論理回路
９における雑音の影響のない映像信号ｄが出力される。
上記のように、米英雄側では論理回路における出力段の
負荷ケレベル変換量を設定した定電圧回路に接続した定
電流回路にしており、レベル変換と電源雑音吸収を定電
圧回路、微少雑音を定電流回路に吸収させるという構成
であるので、論理回路など雑音を発生しやすい基板上に
映像信号増幅回路ケ組与込むことが出来るという利点が
ある。
負荷ケレベル変換量を設定した定電圧回路に接続した定
電流回路にしており、レベル変換と電源雑音吸収を定電
圧回路、微少雑音を定電流回路に吸収させるという構成
であるので、論理回路など雑音を発生しやすい基板上に
映像信号増幅回路ケ組与込むことが出来るという利点が
ある。
なお、本実施例ではスイッチング素子としてトランジス
タ１０を使用しているが、これはＦＥＴでもよく、また
論理回路出力にオープンコレクタタイプの論理素子を使
用しても同様な効果が得られる。
タ１０を使用しているが、これはＦＥＴでもよく、また
論理回路出力にオープンコレクタタイプの論理素子を使
用しても同様な効果が得られる。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（ａ） 信号系路中に雑音吸収を行なう構成にしている
ので、論理回路と映像増幅回路を同一基板上に搭載でき
る利点ケ有する。
ので、論理回路と映像増幅回路を同一基板上に搭載でき
る利点ケ有する。
（ｂ） 定電圧回路と定電流回路で構成しているので、
コストヶ低くおさえら扛、基板上の専有面積も少なくて
す尤・利点ケ有する。
コストヶ低くおさえら扛、基板上の専有面積も少なくて
す尤・利点ケ有する。
（Ｃ） アナログ増幅回路と入力される映像信号に雑音
が含まれないため、Ｓハ比の良い映像出力が得られる利
点を有する。
が含まれないため、Ｓハ比の良い映像出力が得られる利
点を有する。
第１図は従来の映像信号増幅回路の構成図、第２図は第
１図の１す１路の各部の波形図、第３図は本発明の一実
施例における映像信号増幅回路の構成図、第４図は第３
図の回路の各部の波形図である。 ９・・論理回路、１０・・・・・トランジスタ、１１・
・・定電圧回路、１２・・・・・定電流回路、１３・・
・・・アナロ増幅回路、１４・・・・・出力端子。
１図の１す１路の各部の波形図、第３図は本発明の一実
施例における映像信号増幅回路の構成図、第４図は第３
図の回路の各部の波形図である。 ９・・論理回路、１０・・・・・トランジスタ、１１・
・・定電圧回路、１２・・・・・定電流回路、１３・・
・・・アナロ増幅回路、１４・・・・・出力端子。
Claims (1)
- 論理回路と、前記論理回路に接続されたスイッチング素
子と、一端を前記スイッチング素子に接続し他端ケ定電
圧回路に接続した定電流回路と、前記スイッチング素子
の出力側に接続されたアナログ増幅回路とからなる映像
信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194643A JPS6086910A (ja) | 1983-10-18 | 1983-10-18 | 映像信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194643A JPS6086910A (ja) | 1983-10-18 | 1983-10-18 | 映像信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086910A true JPS6086910A (ja) | 1985-05-16 |
Family
ID=16327920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194643A Pending JPS6086910A (ja) | 1983-10-18 | 1983-10-18 | 映像信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446922U (ja) * | 1990-08-23 | 1992-04-21 |
-
1983
- 1983-10-18 JP JP58194643A patent/JPS6086910A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446922U (ja) * | 1990-08-23 | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6086910A (ja) | 映像信号増幅回路 | |
| GB2047056A (en) | Fm defect compensation apparatus | |
| US4275417A (en) | Aperture correction signal processing circuit | |
| JP2809856B2 (ja) | 帰還型エンファシス回路 | |
| KR880004359Y1 (ko) | 비디오 테이프 레코더의 모드 자동절환신호 발생회로 | |
| US4591798A (en) | FM signal demodulation circuit | |
| KR940003918Y1 (ko) | 브이 씨 알의 텔레비젼 모드시 재생신호 억제회로 | |
| JPS622850Y2 (ja) | ||
| KR940002756Y1 (ko) | 스켈치 회로 | |
| KR880000816Y1 (ko) | 텔레비젼 방송신호/브이티알 재생신호 절환회로 | |
| JP3381111B2 (ja) | ビデオ信号処理回路 | |
| KR0133878Y1 (ko) | 슈퍼잭 입력용 신호처리장치 | |
| JP2571428B2 (ja) | 同期信号分離回路 | |
| KR910001832Y1 (ko) | Tv 회로의 중간색 휘도 증가 회로 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| JP2759709B2 (ja) | 信号切替装置 | |
| JPS6278978A (ja) | Ｖｔｒの映像記録方法 | |
| JPS5852233B2 (ja) | 映像増幅装置 | |
| JPS61184056A (ja) | 映像信号処理回路 | |
| JPH0372784A (ja) | 同期信号分離回路 | |
| JPH0294806A (ja) | ハイレベルスライス回路 | |
| JPS60193764U (ja) | 映像信号の輪郭補正回路 | |
| JPS60259077A (ja) | 信号切換装置 | |
| JPH0495994A (ja) | ディスプレイモニタ装置 | |
| JPS5847891B2 (ja) | 直流再生回路 |