JPS6086923A - オ−デイオミユ−ト回路 - Google Patents

オ−デイオミユ−ト回路

Info

Publication number
JPS6086923A
JPS6086923A JP58194640A JP19464083A JPS6086923A JP S6086923 A JPS6086923 A JP S6086923A JP 58194640 A JP58194640 A JP 58194640A JP 19464083 A JP19464083 A JP 19464083A JP S6086923 A JPS6086923 A JP S6086923A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
time
mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58194640A
Other languages
English (en)
Other versions
JPS6327904B2 (ja
Inventor
Koichi Kunitomo
国友 浩一
Hideto Sato
秀人 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58194640A priority Critical patent/JPS6086923A/ja
Publication of JPS6086923A publication Critical patent/JPS6086923A/ja
Publication of JPS6327904B2 publication Critical patent/JPS6327904B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル無線システムなどの通信システムに用
いる、マイクロプロセッサのプログラム制御による音声
および雑音のオーディオミュート回路に関するものであ
る。
従来例の構成とその問題点 第1図はディジタル無線通信システム等に使用されるミ
ュート回路の構成例を示すブロック図である。図におい
て1はキャリア入力等によシスケルチ信号を発生ずるス
ケルチ回路、2はスケルチ回路1からの出力(ミュート
信号)により制御される音声復調回路、3はスケルチ回
路1と音声復調回路2の中間に挿入されコンデンサーC
7抵抗R等で構成されノこディレィ回路である。
次に上記構成の動作を第2図のタイムチャートを基に説
明する。;ifi常の音声復調回路2はキャリヤ入力(
第2図のa)があってスケルチ信号(第2図のb)が送
出され始めてから音声復調信号(第2図d)が出)Jさ
れるまで数10m5OCないし100 ms の1′J
′、上り時間を要する。従って音声復調回路2が正常な
動作を行うまでの時間(T1)を、音声回路からの雑音
出力防止のだめミュート作用を施す必要があった。この
ためのミュート方法として、従来例では受信部のスケル
チ回路1の出力にディレィ回路3を介してミュート信号
(第2図C)を得て、これをミュートのだめの制御信号
としていた。
しかしながら、第1図に代表される従来例ではミュート
信号Cはスケルチ回路1によシー量的に支配されるため
以下に示す様な問題点があった。
(1)ミュート信号Cのディレィ作用が受信立上り時だ
けでなく立下り時にも生じ、この間雑音を発生する。
(2) ディレィ回路構成素子が温度等により特性変化
し、ディレィ時間の変化が生ずる。
特に、デジタル無線の場合には符号化悄号の複合化時間
が加わるために音声復調の立上り時間が100 ms 
にもなり、また無信号時の雑音レベルが音声信号レベル
と同程度の場合(弱電界)が多く、このため上記問題点
が一層強調され問題化することが多かった。
発明の目的 本発明は上記従来の欠点を除去し、無線機の動作変化に
迅速に対応出来、かつ受信々号終了時にも雑音を発生ず
ることなく、ミュート特性を自由に設定出来る安定なオ
ーディオミュート回路を提供することを目的とする。
発明の構成 本発明は上記目的を達成するために、ミュート動作ヲマ
イクロプロセノサのプログラム制御により行ない、信号
の受信開始後所定時間ミュート動作を維持し、タイマー
オーバー後ミュート解除として音声を出力し、信号の受
信終了と同時に再びミュート状態に復するようにスケル
チ出力の立上り・立下り検出手段とタイマ一手段を制御
するものである。
実施例の説明 以下本発明の一実施例を図面と共に説明する。
第3図は本発明の基本構成を示す図、また第4図は第3
図の回路のフローチャート、第5図は第3図の回路の各
部の波形図である。第3図において11はスケルチ回路
、12はマイクロプロセッサ−(CPU)、13は立上
9・立下り検出子′段。
14はタイマ一手段、16はミュート信号発生回路、1
6はアナログスイッチ部である。また第3図及び第5図
においてaはキャリヤ入力、bはスケルチ出力、CはC
PU出力信号、dはミュート信号、eは音声信号である
。
次に動作を説明する。受信機の動作中に信号が受信され
キャリヤ人力aが第6図に示したように時刻T。からT
2 の間入力すると、スケルチ出力すはH(ハイ)から
L(o−)に転する。これに対し、ミュート信号発生回
路15からのミュート信号dは所定の時間(1)の間り
を保った後にHになり、キャリヤ入力aの終了と共に再
びLに転する。
一方、アナログスイッチ部16はミュート信号dがLの
時非導通、Hの時導通となるように構成されているので
、時刻T1 からT2 の間抜ル11出力栃の音声信号
を通すことになる。
次にCPU12の動作について、第4図のフローチャー
トにより説明する。ステップ31で受信機にパワーが入
り(パワー・オン)動作状態になる。この状態でスケル
チ回路11にキャリヤaが入力すると、その出力はステ
ップ32でHからLに転じ、立上り・立下り検出手段1
3で出力の立下りを検出して、ステップ33で後述する
ようにミュート信号dをLに維持すると共に、ステップ
34でタイマ手段13をスタートさせる。この間タイマ
一手段13の出力はLに保たれる。タイマ手段13が所
定の時間(1)をカウントすると、ステップ35でタイ
マーオーバーとなり、ステップ36においてタイマ手段
13の出力(= c、p U出力C)はHになり、この
結果ミュート信号もH(ミュートオフ)になる。前述の
ようにミュート信号dがHの間は、アナログスイッチ部
16は導通となるので、ステップ37に示すように音声
信号eは通過状態となる。さらに、ステップ38におい
て時刻T2 でスケルチ出力すが再びLからHに転する
と立上り・立下り検出手段13は入力の立上りを検出し
て、タイマ手段14を介せず直接CPU出力Cをオン(
ハ)とする。このだめステップ39において、ミュー1
・信号発生回路15は再びLを出力し、音声信号eは遮
断状態に復する。
次に、ミュート信号発生回路16及びアナログスイッチ
部16の動作を第6図を用いてより詳細に説明する。同
図で、17.18はそれぞれミュート信号発生回路16
を構成するN0R1路とインバータ回路、19はオペア
ンプ19A等より成る増幅器、20は音声信号(復調出
力)の入力端子、21は同じく出力端子である。同図の
構成で、NOR回路17にはスケルチ出力すとCPU出
力出力大力されていて、スケルチ出力すがLでCPU出
力出力大の時刻T0〜T1の間はミューI・信号dはL
になる。時刻T2でタイマーオーバーになると、タイマ
出力、従ってCPU出力出力大に転じてNOR回路17
の出力(=ミュート出力d)はHになり、音声信号が出
力される。
一方、時刻T2にCPU出力出力大びHになると、ミュ
ート信号dは再びLに戻り音声を遮断する。ここで、N
OR回路17の出力はアナログスイッチ16Aの制御端
子に直接に、またアナログスイッチ16Bの制御端子に
インバータ18によシ逆相にして入力されている。また
アナログスイッチ16Aは制御端子がLの時に非導通に
、またHの時に導通になるように構成されている。この
ため、NOR回路17の出力がHの時にはアナログスイ
ッチ1eAi、jオン、アナログスイッチ16Bはオフ
となり、跨座信号に対し低いインピーダンスを呈する。
一方、N、OR回路17の出力がLの時はアナログスイ
ッチ16Aがオフになると共にアナログスイッチ16B
をオンにして、低いインピーダンスで音声信号を短絡す
ることによって、ミュート時の効果を一層確実にしてい
る。なお、アナログスイッチ16A、16Bとしては、
制御特性がHでオフ、してオンになるようにしても、イ
ンバータ17の(〆続をアナログスイッチ16Bから1
6Aに変更すれば容易に同じ特性が得られる。
発明の効果 本発明は上記のような構成であυ、以下に示す効果が得
られる。
(1) 音声復調1路の立上りに必要な時間だけ音声回
路をミュートし、しかる後ミュート解除して音声信号を
通過させるように構成することにより、受信開始時の雑
音送出を防止出来る。
(2) 受信終了時には即時にミュートオンになるので
、雑音が発生しない。
(3)ミュート信号の発生機構がデジタル化されている
ので、温度特性のバラツキ等の変化が無く安定である。
(4) マイクロプロセッサによるタイマを用いている
ので、ミュート特性の設定の自由度が大きく、特にデジ
タル無線に使用するに適している。
【図面の簡単な説明】
第1図、第2図は従来のオーディオミュート回路のブロ
ック図及びタイムチャート、第3図は本発明の一実施例
におけるオーディオミュート回路の基本構成図、第4図
は同回路のフローチャート1g5図は同回路のタイムチ
ャート、第6図は同回路の要部構成を示すブロック図で
ある。 11・・・・・・スケルチ回路、12・・・・・・マイ
クロプロセッサ、13・・・・・・立上り・立下り検出
手段、14・・・・・・タイマ手段、16・・・・・・
ミュート信号発生(回路、16・・・・・・アナログス
イッチ部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図 図

Claims (1)

  1. 【特許請求の範囲】 スケルチ回路出方の文士9・立下り検出手段とタイマ一
    手段とを備え、受信開始時における前記スケルチ回路出
    力の変化を検出しミュート信号発生回路を介してアナロ
    グスイッチ部により音声信号を遮断するようにミュート
    動作をさせると共に前記タイマ一手段を始動させ、所定
    のタイマ一時間経過時に前記ミュート動作を解除して音
    声信号が通過するように#記アナログスイッチ1【1s
    を切替え、さらに受信終了時における前記スケルチ回路
    出力の変化を検出して、前記タイマ一手段を介すること
    なく、前記アナログスイッチ部をLI丁びミュート動作
    に復帰するように制御して成るオーディオミュート回路
    。
JP58194640A 1983-10-18 1983-10-18 オ−デイオミユ−ト回路 Granted JPS6086923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58194640A JPS6086923A (ja) 1983-10-18 1983-10-18 オ−デイオミユ−ト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58194640A JPS6086923A (ja) 1983-10-18 1983-10-18 オ−デイオミユ−ト回路

Publications (2)

Publication Number Publication Date
JPS6086923A true JPS6086923A (ja) 1985-05-16
JPS6327904B2 JPS6327904B2 (ja) 1988-06-06

Family

ID=16327872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58194640A Granted JPS6086923A (ja) 1983-10-18 1983-10-18 オ−デイオミユ−ト回路

Country Status (1)

Country Link
JP (1) JPS6086923A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643342U (ja) * 1987-06-26 1989-01-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643342U (ja) * 1987-06-26 1989-01-10

Also Published As

Publication number Publication date
JPS6327904B2 (ja) 1988-06-06

Similar Documents

Publication Publication Date Title
JP4236335B2 (ja) ワイヤレスマイクロホン用受信装置
US4246441A (en) FM Receiver equipped with noise pulse supression device
JP2841309B2 (ja) 多重放送受信機
US5220685A (en) Mute and automatic restore device for communications receivers
JPS6327904B2 (ja)
JPS60103946U (ja) Am受信機
JPS5848544A (ja) 符号同期検出回路
JPH053441A (ja) Fmラジオ受信方式
JP3124119B2 (ja) 受信機
JPS585041A (ja) ダイバ−シテイ受信装置
JP2601421Y2 (ja) ラジオ受信機
JPH0210685Y2 (ja)
JP2556739Y2 (ja) ラジオデ−タシステム受信機
JPH028498B2 (ja)
EP0074386A4 (en) PILOT TONE DETECTOR USING PHASE DEVIATION SIGNALS.
JPS5840674Y2 (ja) Fm受信回路
KR830001850B1 (ko) 수신기
JPS5720047A (en) Am stereophonic receiver
JP3213087B2 (ja) 受信機の自動選局方法および受信装置
JPS58210795A (ja) ボイスコントロ−ル回路
JPH0766740A (ja) 受信装置の音場創成モード切換え装置
JPS5880920A (ja) 受信機
JPH0927770A (ja) ラジオ受信機用集積回路
JPS5952926A (ja) 受信機の雑音抑圧回路
JPS5919446A (ja) 車載用スペ−スダイバシイテイ受信装置