JPS6087540A - 擬似無相関信号切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は同期形スクランブルを行なう場合の。

無人力時のスクランブルされた信号中に残存する周期性
全減小し、スクランブル特性ケ改善する擬似無相関信号
切替方式に関する。

一般にデジタル形多相多値変調方式において入力信号に
自己相関の強い符号（例えば同じ符号が繰り返すとか、
比較的短い周期の同じパターンが繰シ返すような符号）
が入力すると、復調器において、復調用の局部搬送波の
抽出等が乱され復調器の特性が劣化することが知られて
いる。

また、無線伝送系の場合には７エージングにょる伝送路
の周波数特性の変動があるためこれ１等化する等化器を
付加するのが一般的であるが伝送される信号中に上述の
強い相関がある場合には伝送信号自体に強い周波数成分
の不規則性音生じ上述の等化器會誤動作させ等比特性を
劣化させる。

従って、一般には送信側においてスクランプリング回路
を設は伝送信号全スクランブルすることによシ入力信号
の相関上大幅に減小させる方法がとられている。

スクランプリングには、フレーム周期と無関係に行なう
自己同期形もあるが、一般には構成が簡単なこと、ディ
スク２ノブリング特性の劣化が生じないこと等のために
７レ一ム周期に同期した同期形スクランプリングが広く
用いられろうこの同期形スクランプリング方式において
は、受信側でディスクランブルして、スクランブル信号
を取除き原信号に戻すために、このスクランブル信号の
周期は７レーム長の整数分の１で、最大でもフレーム長
までである。従っ゛で入力信号が断となった場合には、
最大でも７レーム長までしかない周期をもクスクランブ
リング信号がそのまま送出され、送信信号は強い相関を
もち上述のように受信側における各機器の劣化が生ずる
。

本発明の目的は上述の従来の欠点を除去し、入力信号が
断となった場合においても充分に相関の低い信号を送出
できる上うな擬似無相関信号切替方式を提供することに
ある。

本発明の方式は、スクランブル食用いたディジタル無線
方式の送信側において、入力信号の有無を検出する信号
検出回路と、前記検出回路が入力信号の存在を検出しそ
いると纏には入力信号に対するパリティチェック用あ情
報音発生し入力信号が存在しないことｔ−検出したとき
には前記パリテ力消失指示情報奮発生するパリティ計数
固定消失指示情報切替回路と、前記入力信号を特定の７
レーム構成として前記パリティ計数固定消失指示情応じ
て前記予備システムに同期切替え伝送されるべき切替用
信号と下位に２ンクされた架から転送される転送切替用
信号のいずれか一つ全前記チャンネルセレクタで選択し
てこれを上位にランクされｒｃ架に該架に対する転送切
替用信号としそ転送できるようにし、また最上位にラン
クされた架においてはこの架に実装されている各現用シ
ステムの必要に応じて前記予備システムに同期切替え伝
送されるべき切替用信号と予備システムの伝送信号自 転送切替用信号のいずれか一つ會この架に実装されてい
る前記チャンネルセレクタで選択しＣれ全前記予備シス
テムの伝医路を介して伝送する。判定された場合には前
記パリティチェック結果全不活性化するようにした手段
とを有する。

次に図面全参照して本発明の詳細な説明する。

第１図は本発明の一実施例金示すブロック図である。

本実施例は、送信側ｌと受信側２とを有し、送信側１に
は信号変換回路１１．信号検出回路１２、多重変換回路
１３．パリティ計数回路１４、スフ２ンブラー１５およ
び送信装置１６ｖｉｌ−含み、また受信側２は、受信装
置２１．フレーム同期回路２２、パリティ計数回路２３
、パリティ比較回路２４、パリティ書報回路２５．ディ
スクランプ２２６、多重変換回路２７および信号変換回
路２８を含んでいる。

本実施例の動作は下記の通シである。

多重化装置（図示せず）からのバイポーラ−ディジタル
入力信号はツイン１００を介して信号変換回路１１およ
び信号検出回路１２に供給される。

信号変換回路１１においては、バイポーラ−信号がニニ
ボーツー信号に変換され、さらに直列ビット信号が多相
変調を行なうためのＭ列（Ｍは整数］の並列ビット信号
に変換され、この出力は多重変換回路１３およびバリテ
４計数回路１４に供給される。

一方、信号検出回路１２は入力信号１００が存在するか
否かを判定し、その結果ｔライン１２０ｔ−介してパリ
ティ計数回路１４およびスフ２ンプ２−１５に通報する
。

多重変換回路１３は、前記Ｍ列の並列ビット信号全特定
の長さずつ区切ってフレーム構成とし。

７レームの区切１示すための特定のフレーム同期信号を
挿入する。、ｆた％フレーム中の特定の位置に、後述す
るパリティ計数回路１４で生成されるパリティビットの
挿入位置全確保する。このため多重変換回路１３は、入
力側のビットレー　トよりも出力側のビットレートの方
が挿入されたフレー・ム同期ビットおよびパリティビッ
ト、さらに場合によっては打合せ回線用ビット等の分だ
け高くなる。多重変換回路１３は、仁のようにパルス速
度を早め、必要な上記諸ビットを挿入するだめの回路と
して用いられる。

一方、パリティ計数回路１４は、入力データの中の論理
レベル“１″のビット数を各フレームごとにｍｏｄ２に
よって加算し各フレームの終りごとにパリティピッ）’
（１１−発生する。

第２図にフレーム構成の一例を示す。この例においては
前記Ｍの値は３で、８相ＰＳＫ変調用の３個のチャンネ
ル、Ａチャンネル、ＢチャンネルおよびＣチャンネル七
もつ３列の並列データとなっている。谷チャンネルには
予め定めた特定の論理レベル金もつフレーム同期ビット
が各フレームの最初に挿入され、次からデータビットが
特定の長さＬだけ続く。このＬ個のデータ中で論理レベ
ル“１″をもつビットの個数がｍｏｄ２で加算嘔れ。

その結果の値がパリティビットとしてフレームの最後の
ビット位置に挿入される。かくして１例えばＡチャンネ
ルのあるフレームにおけるデータビットの論理レベル“
１′″ｔとるものの個数が奇数である場合にはそのフレ
ームのＡチャンネルのパリティビットとしては“ｌ“が
挿入され、また個数である場合には“０′″が挿入され
ることになる。

さて、パリティ計数回路１４は、信号検出回路１２が入
力信号を検出している正常動作時においては、上に述べ
たようなパリティピット全生成し、これを多重変換回路
１３に供給し、回路１３はこれを第２図に示すパリティ
ビット位置に挿入するっしかし、入力信号１００が消失
して、信号検出回路１２がこれを検知し、ライン１２０
を介して入力信号１００が消失した仁と會パリティ計数
回路１４に通報すると１回路１４は、前述の）（リテイ
ビットのかわシに予め定めた特定のビットバタン（例え
ばＡチャンネル“１″、Ｂチャンネル“０“。

Ｃチャンネル“１″）全もつ入力消失指示情報音生成し
て仁れｔ前述のパリティビットのかわりに多重変換回路
１３に供給する。すなわち、入力信号が消失した場合に
は、多重変換回路１３の出力は一前述のパリティビット
位置にこの特定のビットパタンをもつ入力消失指示情報
が挿入されることになる。

さて、多重変換回路１３の出力はメクラ／ブラー１５に
供給されここでスクランブルされる。このスクランブラ
−１５は下記のように動作するっ信号検出回路１２か入
力信号を検出している正常動作時においては、スクラン
ブラ−１５は同期形スクランブラ−として動作する。

すなわち、前述の各チャンネルごとに％特定のＰＮジエ
ネレ−ｐが設けられ、このＰＮジェネレータは７レ一ム
同期ビットによって特定の初期値にプリセットされる（
この初期設定値は各テヤンネルごとに異なっているン。

この初期状態より予め定まっている特定のＰＮシーケン
スが開始され。

か（して生ずる特定のＰＮシーケンスの各ビットは多重
変換回路１３の対応するチャンネルの出力の次次のビッ
トへ排多的論理和の形で加算され、この出力がスクラン
ブルされる。かくして次のフレームの始めでは再び同じ
初期状態に設定され、同じＰＮシーケンスの各ビットの
加算が７レーム毎に繰り返えされることになる。このよ
うにスクランブルに用いるＰＮジ−タンスがフレーム同
期ビット１−もととして一義的に定まっている結果、後
述するように、受信側において、このスクランブルされ
た信号全ディスクランブルしてスクランブルされる前の
原データを再現することは非常に簡単になろう さて、信号検出回路１２が入力信号１０〇七検出し□て
いる正常動作時においては、スクランブラ−１５は上述
のように同期形スクランブラ−として動作するが、入力
信号１００が消失して信号検出回路１２がこれを検知し
、ライン１２０に介して入力信号１００が消失したこと
ｔスクランブラ−１５に通報すると、スクランブラ−１
５は次の７レームの始めから非同期形スクランブラ−と
して動作するようにモードが切替えられる。

すなわち、前述のフレーム同期ビットごとに行なわれた
初期値設定動作はディセーブルされ、また、前述のＰＮ
ジェネレータそのものも、充分の長周期をもつＰＮパタ
ーン全発生する構成に切替えられる。

かくして入力信号１００が消失したｉ合には。

スクランブラ７１５の出力は殆んどこの長周期をもつＰ
Ｎパターンそのもので置き換えられ、この結果、入力信
号が消失した場合の従来例の同期形スクランブラ−の場
合のようにその出方に強い残存フレーム周期成分を含む
というような欠点を除くことができる。

なお、スクランブラ−１５においては、上述のように、
回路１３の各チャンネルの出方ニ、対シするチャンネル
のＰＮシーケンス全排他的論理和加算することによって
スクランブル全行なうが、この排他的論理和加算は、前
述のフレーム同期ビット位置およびパリティビット位置
に対しては行なわないものとする。この結果、後述する
受信側２においては、ディスク２ンブルすることなくフ
レーム同期ビットおよびパリティピット位置のビット會
送信側１０回路１３で挿入した値の１ま再生することが
できる。

さて、スクランブラ−１５の出力は、送信装置１６に供
給され、ここに含まれる多相ＰＳＫ変調器によシ搬送波
會多相Ｐ８に変調（前述の例では８相ＰＳＫ変調）シ、
必要な伝送帯域に周波数変換後無線伝送される。

受信側２におりては、受信装置２１で受信され、受信装
置２１の内部に含まれる復調器にょ９復調された信号は
、原則的に（伝送による僅かのビットエｔ＝ｒ（除いて
）送信側ｌのスクランプ２−１５の出力と同じものが再
生され、７レ一ム同期回路２２に供給される。すなわち
、前述の例ではＡチャンネル、ＢチャンネルおよびＣチ
ャンネルの３個のチャンネルの並列ビットが回路２２に
供給される。

フレーム同期回路２２は、供給された大刀データよシ、
前述のフレーム同期ビット上検出してフレーム同期全確
立する。このフレーム同期全確立することによＬ各チャ
ンネルのフレーム同期ビット、データビットおよびパリ
ティビットｉ区別して取出すことができる。

゛さて回路２２の各チャンネルの出方は、ディスクラン
ブラ−２６に供給され、ここで生成される前述のスクラ
／プ２−１５の同期形スクランブラ−で説明したのと同
じＰＮコードが排他的論理和加算され、この結果、送信
側１でスクランブラー１５が同期形スクランブラ−とし
て動作しているとき（すなわち信号検出回路１２が入カ
信夛ヲ検出している正常動作時）には送信側ｌのスクラ
ンブラ−１５でスクランブルされる前の原データがディ
スクランプ２−２６の出方とじて復元される。

このディスクランブラ−２６の出方は多重変換回路２７
および信号変換回路２８にょシ、送信側１の多重変換回
路１３および信号変換回路１１で述べたのと逆の処理を
行なって入力信号１００に相当する信号を出力２８０に
再現し、これを下位の装置（多重化装置）に伝送する。

さて、一方、フレーム同期回路２２から取出されたデー
タビットはパリティ計数回路２３に供給され、ここで、
送信側ｌのパリティ計数回路１４で説明したのと同様に
して各チャンネルの１７レーム中のデータビット中に含
まれる論理レベル“１″の数がｍｏｄ２加算されて各フ
レームの終りごとにパリティチェックピッ）ｔ−発生す
る。

このパリティチェックビットはディスクランプえされて
いないデータに対するものであり、これを原データに対
する正しいパリティチェックビットにするためには次の
補正全行なう。すなわち。

スクランプ２−１５によシ、スクランブルするために加
えられたＰＮシーケンスは前述のように定まっておシ、
従って、この加えられたＰＮジ−タンス中に含まれる論
理レベル“ｌ“の個数も予め定まっているので、その数
が偶数か奇数かに応じて、偶数の場合には上にめたパリ
ティチェックビットヲそのまま、また奇数の場合には上
にめたパリティチェックビットを反転することによって
正しいパリティチェックビットを作＃）％これをライン
２３０を介してパリティ比較回路２４に供給する。

一方、フレーム同期回路２２から取出された伝送信号中
に含まれるパリティビットは、ライン２２０を介して同
様にパリティ比較回路２４のもう一方の入力に加えられ
、ここで前記パリティチェックビット２３０と比較され
る。もし伝送中にデータビットにエラーが発生していな
ければ、正常動作の場合この比較結果は等しくなる筈で
ある。

エラーが発生している場合には一般に両者の比較結果は
相異なシ、この情報はライン２４０を介してパリティ善
報回路２５に供給され、伝送系のピットエラーレート判
定等による善報出力を発生するのに用いられる。

さて、パリティ比較回路２４は、前述のようにライン２
２０を介して受信信号中のパリティピット（パリティビ
ット位置にあるビット）を入力し、ｃｔｔｔ−回路２３
からのパリティチェックビット２３０と比較するが、そ
ればかシでなく、このパリティピット２２０を前述の特
定ビットパタン全もつ局部的に発生した入力消失指示情
報に等しいか否かを判定している。そしてもしこのパリ
ティピット２２０が入力消失指示情報のビットパタンに
一致する場合には２イン２４１　’に介してパリティ會
報回路２５０警報出力を禁！ヒする。

また、必要に応じてこれを用いて信号変換回路２８″を
制御してこの場合の出力信号ｔスケルチすることも可能
であシ、さらにまた、これ全送信側入力断を指示する情
報として下位装置に・送出することもできる。

なお、正常のパリティピットが入力消失指示情報と確率
的に一致して娯動作するのｔ避けるため。

必要に応じて、連続した数７レームについて判定を行な
い、このような誤りの起る確率全必要値以下に下げるこ
とかで睡る。

なお、上述の第２図に示した７レーム構成は単なる一例
を示すものであシ１本発明は何もこれに限定されるもの
ではない。

例えば、数フレームｔ−まとめてスーパー７レーム構成
とし、パリティピットも各チャンネルごとに別別に設け
るかわりに各７レームごとに１個とし、また入力消失情
報としては各フレームのパリティ１ビツト位置のビット
がスーパーフレームにより特定のビットバタンをとるよ
うに構成することも・できる。さらに％フレーム中にシ
ステム内打合せ回線用のデータ金挿入するようにするこ
ともできる。

また、以上の構成においてはパリティ比較回路２４によ
シ入力消失指示情報が検出されているときはパリティ督
報回路２５における善報出力が禁止され、伝、送路のエ
ラーレートに対する情報が失なわれるが、この点を以下
のようにして改善することもできる。

すなわち、第３図に示すように、第１図の受信側２に、
更に、不一致レート計数回路２９、入力消失判定回路３
０、不一致し−トａ報回路３１およびａ報会成回路３２
’（ｅ追加する。

前述のように、パリティ比較回路２４は、ライン２２０
ｔ−介して受信信号中のパリティビット（パリティビッ
ト位置にあるビット）全入力し、これ全回路２３からの
パリティチェックビット２３０と比較するが、そればか
シでなく、このパリティピッ）２２０ｔ’前述の特定ビ
ットパタンをもつ局部的に発生した入力消失指示情報に
等しいか否かを判定している。そしてもしこのパリティ
ビット２２０が入力消失指示情報のビットバタンに一致
する場合にはライン２４１に一致情報を出方する。

不一致レート計数回路２９は、前記一致情報が出力すべ
き時点に一致情報が出力されない場合のレート（つまり
不一致情報が出力されるレートンを計数し、その結果の
不一致情報出カレー）　２９０を入力消失判定回路３０
に供給する。

入力消失判定回路３０は、供給湯れた不一致情報出力レ
ート２９０が特定のスレシホールド値よシも小さくなっ
た場合には送信側ｌにおいて入力消失が起ったと判定し
て入力消失判定信号３００を出力する。仁の判定信号３
００は第１図の構成における信号２４１と同様にパリテ
ィ警報回路２５の警報出力を禁止する。また必要にりじ
てこれ上用いて信号変換回路２８’に制御してこの場合
の出力信号全スケルチすることも可能であり、さらにま
たこれを送信側ｌの入力消失を指示する情報として下位
装置に送出することもできる。

さて、不一致レート計数回路２９の出力は不一致゛レー
ト警報回路３１にも供給される。この不一致し−ト管報
回路３１は供給された不一致レートに基すいて伝送路の
ピットエラーレート判定等全行ない警報出力を発生する
のに用いられる。この善報回路３１ｆ７）出力は前記入
力消失判定信号３００によって活性化される。

以上の構成よシ明らかなように、入力消失判定回路３０
の前記スレシホールド値全適切に設定することによって
、送信側ｌの入力信号１００が正常に存在する場合には
実際にパリティ情報が伝送される結果、不一致情報出力
レート２９０が大きな値となり、設定されたスレシホー
ルド値を越えるため１判定回路３０は入力消失判定信号
３００を出力せず、また、入力信号が１００が消失した
場合には入力消失指示情報のビットバタンか伝送される
ため不一致情報出力レート２９０は、伝送路である程夏
までのエラーレートをもつピットエラーが発生しても、
設定された前記スレシホールド値を越えず、従って判定
回路３０は入力消失判定信号３００ｖｉ−出力するよう
にすることができる。

しかもこの場合には不一致レート計数回路２９の出力２
９１は伝送路のピットエラーレートに応答する情報を与
えることができる。

この結果、入力信号が正常に存在する場合にはパリティ
警報回路２５が伝送路のピットエラーレ・　−ト判定等
による警報出力の発生をつかさどり、入力信号が消失し
た場合には不一致し−ＩＬＦＦ報回路２８が伝送路のピ
ットエラーレート判定等にょる警報出力の発生をつかさ
どる。従って両者の出力ｋ１７報合成回路３２で合成す
ることにより常に伝送路のピットエラーレート判定等に
基ずく警報出力３２０ｔ−得ることができる。

以上においては、不一致情報が出力されるレートによっ
て入力消失の判定全行なったが、このかわりに例えば、
不一致情報が特定の個数連続して発生した場合に入力消
失が解消したと判定して、入力消失モードから入力存在
モードに切替え、また逆に一致情報が特定の個数連続し
て発生した場合に入力消失が発生したと判定して入力存
在モードから入力消失モードに切替えるというように入
力消失判定回路３０ｖＩ−構成し、入力存在モードにお
いてはパリティ警報回路２５がＭ相出力の発生をつかさ
どり、入力消失モードにおいては不一致し−１１報回路
３１が警報出力の発生をつかさどるようにすることもで
きる。

以上のように本発明を用いると、入力信号が消失した場
合に同期形スクランブラ−によって生ずる周波数スペク
トラム上の強い不規則性成分全除去し、かつ、この場合
にシステム内で用いるパリティチェック情報のかわりに
入力信号消失指示情報を受信側に伝送し受信側の動作音
入力信号消失に適応するように制御することができる。

これにより入力信号が消失した場合における復調器や等
止器の特性劣化ｔ［Ｏ１避し入力信号が再現した場合直
ちに特性劣化のない伝送全行なう通信方式を提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例奮示すブロック図。 第２図は本実施例の７レームもが成の一例を説明するた
めの図および第３図は他の実施例を説明するｆｃめのブ
ロック図である。 図において、１・・・・・・送信側、２・・・・・−受
信側。 １１・・・・・・信号変換回路、１２・・・・・・信号
検出回路。 １３・・・・・・多重変換回路、１４・・・・・・パリ
ティ計数回路、１５・・・・・・スフ２ンプラー、１６
・・・・・・送信装置。 ２１・・・・・・受信装置、２２・・・・・・フレーム
同期回路、２３・・・・・・ハリティ計数回路、２４・
・・・・・パリティ比較回路、２５−・・・・・パリテ
ィ警報回路、２６・・・・・・ディスク２ンブ２−．２
７・・・・−・多重変換回路、２８・・・・・・信号変
換回路、２９・・・・・・不一致レート計数回路、３０
−・・・・・入力損失判定回路、３１・・・・・・誤り
警報回路、３２・・・・・・清報合成回路。

Claims (2)

【特許請求の範囲】
1. （１）　スクランブルを用いたデ、イジタル無線方式の
   送信側において１．入力信号の有無を、炉出する信号検
   出回路と、前記検出−一が入方信、号の存在を検出して
   いるときには１人カ信号に対するパリティチェック用の
   情報を発生し、入力信号が存在しないことを検出した４
   轡、には前記パリティチェック用の情報の代ルに予め定
   め卒固定の不カ消失指示情報を発生するパリディ遍［故
   固定消失指示情報切替回、路と、前記入力信号を特定の
   フレーム構成として前記パリティ計数固定消失指示情報
   切替回、路の出力會こ１の７レーム中の特定の位置に挿
   入するための多重変換、−路乍、前記検出回路が入力信
   号の存在を検出しているときには前記多重変換回路の出
   力葡前記７レームの長さに同期したスクランブル信号に
   よりスクランプ〜し前記入力信シ”存浄しな、いこと全
   検出したときには前記スクランブル信号を長周期の擬似
   無相関信置に切替えるスクランブル擬似無相関信号！替
   回路と鷺有し、その受ｉＷ側におい、て、前記フレーム
   中の前記特定の位置にある情報を抽出するためのＹレー
   ム同期回路と、抽出された前記情報を用いて受信信号に
   対するテクリティ、チェ、ツク全行なやまた前記情報が
   前、記入方消失指示情報か否ナヲ判定し、前記入力消失
   指示情報と判定された場合には前記パリティチェ、ツク
   の結果金不活坤ｆするようにした手段とｔ有する０とを
   特許とす倉擬！無相関信号切替方式。　、　、
2. （２）　前記フレーム興期回路から抽出された前記特定
   の位置にある情！七用いて受信信号に対するパリティチ
   ェックを行ないこれに基すいて伝送系０誤シ率全判定し
   ・まり記特定０位＠〒ある情報全前記７．４側で局部的
   に角化じた前記入力消失指示情報を表わす固定バタンと
   比較し比較結果の誤シ確率に基すいて前記送信側の入力
   消失を判定し入力消失と判定された場合には前記パリテ
   ィチェックの結果全不活性化しかわりに前記比較結果の
   誤シ確率に基すいて前記伝送系の誤り率を判定するよ５
   にしたこと全特徴とする特許請求の範囲第（１）項記載
   の擬似無相関信号切替方式。