JPS608896A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPS608896A JPS608896A JP58115879A JP11587983A JPS608896A JP S608896 A JPS608896 A JP S608896A JP 58115879 A JP58115879 A JP 58115879A JP 11587983 A JP11587983 A JP 11587983A JP S608896 A JPS608896 A JP S608896A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- segment
- drive
- grid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、けい光表示管のドライブ回路に関し、特にけ
い光表示管のセグメントまたはグリッドの′ｒ山圧をオ
ンオフするだめの高耐圧出力トランジスタをそれぞれ複
数のトランジスタ素子に分割し出力トランジスタが過電
圧によって破壊されることを防止したドライブ回路に関
する。
い光表示管のセグメントまたはグリッドの′ｒ山圧をオ
ンオフするだめの高耐圧出力トランジスタをそれぞれ複
数のトランジスタ素子に分割し出力トランジスタが過電
圧によって破壊されることを防止したドライブ回路に関
する。
技術の背景
数字または文字等を表示するための表示器として用いら
れるけい光表示管においては嘱単数または複数のセグメ
ントおよびグリ、ドごとに高耐圧出力トランジスタを接
続し、これらの高耐圧トランジスタによって各セグメン
トまたはグリッドの電圧を選択的にｌｔｌ制御すること
にょシ所要の文字または数字等を表示している。これら
の高耐圧トランジスタは例えば＋５■ないし一２５Ｖの
１−圧を出力するが、セグメントまたはグリッドの電圧
を例えば＋５■から一２５Ｖに変化させるとセグメント
とグリ、ド間の容量によってグリッド９マたはセグメン
トのドライブ用トランジスタに例えば−５０Ｖ付近の過
′電圧がかがシ該ドライブ用トランジスタが破壊される
恐れがある。したがって、該ドライブ用トランジスタの
破壊を防止するために何らかの処置を講することが必要
である。
れるけい光表示管においては嘱単数または複数のセグメ
ントおよびグリ、ドごとに高耐圧出力トランジスタを接
続し、これらの高耐圧トランジスタによって各セグメン
トまたはグリッドの電圧を選択的にｌｔｌ制御すること
にょシ所要の文字または数字等を表示している。これら
の高耐圧トランジスタは例えば＋５■ないし一２５Ｖの
１−圧を出力するが、セグメントまたはグリッドの電圧
を例えば＋５■から一２５Ｖに変化させるとセグメント
とグリ、ド間の容量によってグリッド９マたはセグメン
トのドライブ用トランジスタに例えば−５０Ｖ付近の過
′電圧がかがシ該ドライブ用トランジスタが破壊される
恐れがある。したがって、該ドライブ用トランジスタの
破壊を防止するために何らかの処置を講することが必要
である。
従来技術と問題点
従来、上述の過電圧によってドライブ用トランジスタが
破壊されることを防止するため、該ドライブ用トランジ
スタの出力！１゛Ｍ子と電源との間にダイオ−１’を接
続していた。
破壊されることを防止するため、該ドライブ用トランジ
スタの出力！１゛Ｍ子と電源との間にダイオ−１’を接
続していた。
しかしながら、前記従来形においては、例）えはワンテ
ップマイクロコンピュータによってけい光表示管を駆動
側脚させるｊ、＋Ｊ合等に、周辺回路にダイオードを用
いると該ダイオードががなシ大きなス被−スを専有しシ
ステムの実装密度が低下すると士；に製造工程が煩雑に
なシ装置のコストが上昇するという不都合があった。
ップマイクロコンピュータによってけい光表示管を駆動
側脚させるｊ、＋Ｊ合等に、周辺回路にダイオードを用
いると該ダイオードががなシ大きなス被−スを専有しシ
ステムの実装密度が低下すると士；に製造工程が煩雑に
なシ装置のコストが上昇するという不都合があった。
発明の目的
不発１男の目的は、前述の従来形における問題点に鑑み
、けい光表示管のドライブ回路において、グリッドまた
はセグメントのドライブ用トランジスタとして複数のト
ランジスタ素子を有する複合トランジスタを用い各複合
トランジスタにおけるｔ間数のトランジスタ素子の駆動
タイミングを互いに１．ｌｉｔならせるという構想に基
づき、ダイオード等を用いることたくドライブ用トラン
ジスタに過電圧がかかることを防止して該トランジスタ
の破壊を防ぐと共に１回路の専有面積の減少、製造工程
の簡略化およびコストの低減を図ることにある。
、けい光表示管のドライブ回路において、グリッドまた
はセグメントのドライブ用トランジスタとして複数のト
ランジスタ素子を有する複合トランジスタを用い各複合
トランジスタにおけるｔ間数のトランジスタ素子の駆動
タイミングを互いに１．ｌｉｔならせるという構想に基
づき、ダイオード等を用いることたくドライブ用トラン
ジスタに過電圧がかかることを防止して該トランジスタ
の破壊を防ぐと共に１回路の専有面積の減少、製造工程
の簡略化およびコストの低減を図ることにある。
発明の構成
そしてこの目的は、本発明によれば、選択されたセグメ
ントまたはグリッドの電圧をそれぞれ制御して表示を行
なうけい光表示管のドライブ用トランジスタを備え、該
ドライブ用トランジスタの全部または一部にそれぞれ複
数のトランジスタ素子を有する複合トランジスタを用い
、各複合トランジスタにおける複数のトランジスタ素子
の駆動タイミングを互に異ならせて該複合トランジスタ
の力、トオ７動作が緩慢になる様にしたことを特徴とす
るけい光表示管のドライブ回路を提供することによって
達成される。
ントまたはグリッドの電圧をそれぞれ制御して表示を行
なうけい光表示管のドライブ用トランジスタを備え、該
ドライブ用トランジスタの全部または一部にそれぞれ複
数のトランジスタ素子を有する複合トランジスタを用い
、各複合トランジスタにおける複数のトランジスタ素子
の駆動タイミングを互に異ならせて該複合トランジスタ
の力、トオ７動作が緩慢になる様にしたことを特徴とす
るけい光表示管のドライブ回路を提供することによって
達成される。
発明の実施例
以下、図面によシ本発明の詳細な説明する。
第１図は、一般的なけい光表示管およびそのドライブ回
路の概略を示す。同図に示すように、けい光表示管ｌは
、フィラメントすなわちカソード２、グリ、ド３、およ
び３′、セグメント４−１ 、４−２゜・・・、 ４−
５ 、４−６ 、・・・、４−１０を具備し、これらの
各要素が＾空容器中に配置されている。このようなけい
光表示管のドライブ回路は、制御回路５と、セグメント
駆動用のｐチャンネルＭＯ８）ランジ′スタ等の出カド
ランジスタロー１．６−２゜・・・、６−５およびグリ
ッド駆動用のｐチャンネルＭＯＳトランジスタ等の出力
トランジスタ７−１および７−２を具備する。セグメン
ト駆動用の出カドランジスタロー１は２つのセグメント
４−１および４−６に印加される電圧を制御するもので
あシ、そのドレインがセグメント４−１および４−６に
接続されかつ例えば１００にΩの抵抗８−１を介して一
２５Ｖの電源に接続されている。また、該トランジスタ
６−１のソースは＋５■の電源に接続されている。他の
セグメント駆動用トランジスタ６−２．６−３．６−４
．６−５もそれぞれ２つのセグメント４−２および４−
７．４−３および４−８．４−４および４−８．４−５
および４−１０を駆動するため同様の接続が施されてい
る。なお、これらの各トランジスタ６−２．６−３゜５
−４．６−５のドレインから一２５Ｖの電源に接続され
ている例えば１００にΩの抵抗は図面の簡略化のため図
示されていないＯグリッド駆動用のトランジスタ７−１
および７−２のドレインはそれぞれ例えば１００にΩの
抵抗９−１および９−２を介して一２５Ｖの電源に接続
されると共に、グリッド３′および３に接続されている
。グリッド３′はカソード２とセグメント４−１．４−
２．・・・。
路の概略を示す。同図に示すように、けい光表示管ｌは
、フィラメントすなわちカソード２、グリ、ド３、およ
び３′、セグメント４−１ 、４−２゜・・・、 ４−
５ 、４−６ 、・・・、４−１０を具備し、これらの
各要素が＾空容器中に配置されている。このようなけい
光表示管のドライブ回路は、制御回路５と、セグメント
駆動用のｐチャンネルＭＯ８）ランジ′スタ等の出カド
ランジスタロー１．６−２゜・・・、６−５およびグリ
ッド駆動用のｐチャンネルＭＯＳトランジスタ等の出力
トランジスタ７−１および７−２を具備する。セグメン
ト駆動用の出カドランジスタロー１は２つのセグメント
４−１および４−６に印加される電圧を制御するもので
あシ、そのドレインがセグメント４−１および４−６に
接続されかつ例えば１００にΩの抵抗８−１を介して一
２５Ｖの電源に接続されている。また、該トランジスタ
６−１のソースは＋５■の電源に接続されている。他の
セグメント駆動用トランジスタ６−２．６−３．６−４
．６−５もそれぞれ２つのセグメント４−２および４−
７．４−３および４−８．４−４および４−８．４−５
および４−１０を駆動するため同様の接続が施されてい
る。なお、これらの各トランジスタ６−２．６−３゜５
−４．６−５のドレインから一２５Ｖの電源に接続され
ている例えば１００にΩの抵抗は図面の簡略化のため図
示されていないＯグリッド駆動用のトランジスタ７−１
および７−２のドレインはそれぞれ例えば１００にΩの
抵抗９−１および９−２を介して一２５Ｖの電源に接続
されると共に、グリッド３′および３に接続されている
。グリッド３′はカソード２とセグメント４−１．４−
２．・・・。
４−５の間にあるメッシス状の一極であシ、グリッド３
はカソード２とセグメント４−６．４−７゜・・・、４
−１０との間に設けられた同じメ、ツシエ状の電極であ
る。
はカソード２とセグメント４−６．４−７゜・・・、４
−１０との間に設けられた同じメ、ツシエ状の電極であ
る。
第１図の回路においては、′電源１０によシカソード２
が加熱された状態で各グリッド３．３′および各セグメ
ント４−１．４−２−・・、４−１０にそれぞれ選択的
に電圧を印加することによシ所定のセグメントに塗布さ
れたけい光体を発光させて文字または数字等の表示が行
なわれる。例えばセグメント４−１を発光させるために
は、制御回路５からトランジスタ７−１のダートに低レ
ベルの電圧を印加して該トランジスタ７−１をオンとし
グリッド３′にほぼ＋５■の高電圧を印加する。さラニ
、制御回路５よシトランジスタロ〜１のダートに低レベ
ルの電圧を印加して該トランジスタ６−１をオンとしセ
グメント４−１にもほぼ＋５■の高電圧を印加する。こ
れによシ、カソード２からの電子がグリ、ド３′を通過
してセグメント４″′１に到達し該セグメント４−１に
塗布されたけい光体を発光させる。なお、この場合セグ
メント４−６にも高電圧が印加されるが、該セグメント
４−６に対応するグリッド３には抵抗９−２を介して一
２５Ｖの低電圧が印加されているためカソード２からの
電子がセグメント４−６に到達せず、したがって該セグ
メント４−６は発光しない。このように、あるセグメン
トを発光させるためには該セグメントおよび該セグメン
トに対応するグリッドに高′喝圧を印加すればよく、こ
のような高−圧の印加は制御回路５からの制御信号よＱ
各出力トランジスタを選択的にオンとすることによって
達成される。
が加熱された状態で各グリッド３．３′および各セグメ
ント４−１．４−２−・・、４−１０にそれぞれ選択的
に電圧を印加することによシ所定のセグメントに塗布さ
れたけい光体を発光させて文字または数字等の表示が行
なわれる。例えばセグメント４−１を発光させるために
は、制御回路５からトランジスタ７−１のダートに低レ
ベルの電圧を印加して該トランジスタ７−１をオンとし
グリッド３′にほぼ＋５■の高電圧を印加する。さラニ
、制御回路５よシトランジスタロ〜１のダートに低レベ
ルの電圧を印加して該トランジスタ６−１をオンとしセ
グメント４−１にもほぼ＋５■の高電圧を印加する。こ
れによシ、カソード２からの電子がグリ、ド３′を通過
してセグメント４″′１に到達し該セグメント４−１に
塗布されたけい光体を発光させる。なお、この場合セグ
メント４−６にも高電圧が印加されるが、該セグメント
４−６に対応するグリッド３には抵抗９−２を介して一
２５Ｖの低電圧が印加されているためカソード２からの
電子がセグメント４−６に到達せず、したがって該セグ
メント４−６は発光しない。このように、あるセグメン
トを発光させるためには該セグメントおよび該セグメン
トに対応するグリッドに高′喝圧を印加すればよく、こ
のような高−圧の印加は制御回路５からの制御信号よＱ
各出力トランジスタを選択的にオンとすることによって
達成される。
ところで、第１図の回路においであるグリッドに一２５
Ｖが印加されておりかつ該グリッドに対応するセグメン
トに＋５■の電圧が印加されているものとする。この状
態で、該セグメントの電圧が＋５■から一２５Ｖに印加
すると、すなわち該セグメントに接続された出力トラン
ジスタがオンからオフに変化すると、セグメントとグリ
ッド間の容量のために該グリ、ドの電圧が一２５Ｖから
さらに低い電圧例えば−５０Ｖ付近に低下し、グリ、ド
駆動用のトランジスタが破壊される恐れがあった。この
ため、前述のように従来形の１２４１回路においては、
グリッド駆動用のトランジスタのドレインと一２５Ｖの
電源との間にそれぞれダイオードを接続して過電圧を吸
収していた。しかしながら、このような方法は前述のよ
うに、実装面積の増大等種々の不都合を有していた。
Ｖが印加されておりかつ該グリッドに対応するセグメン
トに＋５■の電圧が印加されているものとする。この状
態で、該セグメントの電圧が＋５■から一２５Ｖに印加
すると、すなわち該セグメントに接続された出力トラン
ジスタがオンからオフに変化すると、セグメントとグリ
ッド間の容量のために該グリ、ドの電圧が一２５Ｖから
さらに低い電圧例えば−５０Ｖ付近に低下し、グリ、ド
駆動用のトランジスタが破壊される恐れがあった。この
ため、前述のように従来形の１２４１回路においては、
グリッド駆動用のトランジスタのドレインと一２５Ｖの
電源との間にそれぞれダイオードを接続して過電圧を吸
収していた。しかしながら、このような方法は前述のよ
うに、実装面積の増大等種々の不都合を有していた。
本発明に係わるドライブ回路においては、このような従
来形における不都合を防止するため、各セグメント駆動
用の出力トランジスタを複数のトランジスタ素子で構成
し各トランジスタ素子の駆動タイミングを互いに異なら
せることによりセグメン）？に圧が急激に変化しないよ
うにされている。
来形における不都合を防止するため、各セグメント駆動
用の出力トランジスタを複数のトランジスタ素子で構成
し各トランジスタ素子の駆動タイミングを互いに異なら
せることによりセグメン）？に圧が急激に変化しないよ
うにされている。
すなわち、第２図に示すように、例えば１個のセグメン
ト駆動用出カドランジスタロー１を２個のトランジスタ
素子１１Ｂおよびｌｌｂに分割し、制御回路からの制御
信号ＳＣをトランジスタ素子１１ａのダートには直接印
加しトランジスタ電子１１ｂのダートには遅延回路１２
ｆ介して印加している。トランジスタ素子１１ａはトラ
ンジスタ素子１１ｂよシも大きくすることによシ太電流
が流ぜるように構成されている。これにより、例えば、
トランジスタ素子ｆｌａｔまオン抵抗が数１００オーム
、オフ抵抗が献メグオーム程度となシ、トランジスタ素
子１１ｂはオン抵抗が１００キロオーム、オフ抵抗が敬
メグオーム程度になる。遅延回路１２は、例えばｆｉ（
九３図ＶＣ示づように、２個のインバータ１３．１４を
各インノぐ一夕の出力に接続されたコンデンサ１５およ
び１６等によって構成される。
ト駆動用出カドランジスタロー１を２個のトランジスタ
素子１１Ｂおよびｌｌｂに分割し、制御回路からの制御
信号ＳＣをトランジスタ素子１１ａのダートには直接印
加しトランジスタ電子１１ｂのダートには遅延回路１２
ｆ介して印加している。トランジスタ素子１１ａはトラ
ンジスタ素子１１ｂよシも大きくすることによシ太電流
が流ぜるように構成されている。これにより、例えば、
トランジスタ素子ｆｌａｔまオン抵抗が数１００オーム
、オフ抵抗が献メグオーム程度となシ、トランジスタ素
子１１ｂはオン抵抗が１００キロオーム、オフ抵抗が敬
メグオーム程度になる。遅延回路１２は、例えばｆｉ（
九３図ＶＣ示づように、２個のインバータ１３．１４を
各インノぐ一夕の出力に接続されたコンデンサ１５およ
び１６等によって構成される。
第２図の構成においては、各トランジスタ素子１１＆お
よびｌｌｂが相異なるタイミングでオンまたはオフする
ためのセグメント電圧が急激に変化することが防止され
対応するグリ、ドに発生する過電圧の振幅が小さくなる
。すなわち、第４図（、）に示すように、従来形の回路
においてはセグメント電圧が＋５ｖから一２５Ｖに変化
した時対応するグリッドには一２５Ｖから一５０Ｖ付近
に達する過電圧が生じた。なお、第４図（ｂ）は第４図
（ａ）の電圧波形を時間軸方向に拡大して示したもので
ある。
よびｌｌｂが相異なるタイミングでオンまたはオフする
ためのセグメント電圧が急激に変化することが防止され
対応するグリ、ドに発生する過電圧の振幅が小さくなる
。すなわち、第４図（、）に示すように、従来形の回路
においてはセグメント電圧が＋５ｖから一２５Ｖに変化
した時対応するグリッドには一２５Ｖから一５０Ｖ付近
に達する過電圧が生じた。なお、第４図（ｂ）は第４図
（ａ）の電圧波形を時間軸方向に拡大して示したもので
ある。
これに対して、第２図に示す回路においては、制御信号
Ｓ０が低レベルから高レベルに変化した後、まず１個の
トランジスタ素子１１＆のみがオン状態からオフ状態に
変化する。この時、他方のトランジスタ素子１１ｂのオ
ン抵抗を例えば１００にΩとするとセグメントの電圧は
一１０■まで下がることになる。次に、遅延回路１２に
よって定められる時間の後に他方のトランジスタ素子１
１ｂがオン状態からオフ状態に変化しセグメント電圧が
一２５Ｖに到達する。このように、セグメント電圧を２
段階に分けて変化させることにょシ、第５図（、）およ
び（ｂ）に示すようにセグメント１圧の変化がゆるやか
になシ対応するグリッドに発生する過ＬＬ圧も一４０Ｖ
程度以下には下がらない。これにより、グリッド駆動用
の出方トランジスタの破壊を防止することができる。な
お、第２図においては、出力トランジスタを２分割した
場合を示したが１出力トランジスタの分割数は２分割に
限定されず種々の複数の値をとることができることは明
らかである。また、分割したトランジスタ素子は並列接
続の他、直列あるいは直並列接続によって複合トランジ
スタとしてもよいことは明らかである。
Ｓ０が低レベルから高レベルに変化した後、まず１個の
トランジスタ素子１１＆のみがオン状態からオフ状態に
変化する。この時、他方のトランジスタ素子１１ｂのオ
ン抵抗を例えば１００にΩとするとセグメントの電圧は
一１０■まで下がることになる。次に、遅延回路１２に
よって定められる時間の後に他方のトランジスタ素子１
１ｂがオン状態からオフ状態に変化しセグメント電圧が
一２５Ｖに到達する。このように、セグメント電圧を２
段階に分けて変化させることにょシ、第５図（、）およ
び（ｂ）に示すようにセグメント１圧の変化がゆるやか
になシ対応するグリッドに発生する過ＬＬ圧も一４０Ｖ
程度以下には下がらない。これにより、グリッド駆動用
の出方トランジスタの破壊を防止することができる。な
お、第２図においては、出力トランジスタを２分割した
場合を示したが１出力トランジスタの分割数は２分割に
限定されず種々の複数の値をとることができることは明
らかである。また、分割したトランジスタ素子は並列接
続の他、直列あるいは直並列接続によって複合トランジ
スタとしてもよいことは明らかである。
第６図は、従来形の出力トランジスタの概略の構造を示
す。該トランジスタは、例えばｎ−型半導体基板上に形
成されたｐ型拡散層に接続されたソース電極１７および
ドレイン電極１８を具備する。
す。該トランジスタは、例えばｎ−型半導体基板上に形
成されたｐ型拡散層に接続されたソース電極１７および
ドレイン電極１８を具備する。
捷た、ダート電極１９は、ソース電極１７およびドレイ
ン電極１８０間の領域に図示しない絶縁膜を介して形成
されている。
ン電極１８０間の領域に図示しない絶縁膜を介して形成
されている。
第７図（＆）は、本発明の１実施例に係わるドライブ回
路のセグメント駆動用出力トランジスタとして使用され
る高耐圧トランジスタの構造を示す。
路のセグメント駆動用出力トランジスタとして使用され
る高耐圧トランジスタの構造を示す。
同図のトランジスタは、例えばｎ−型半導体基板上に形
成されたｐ型拡散層に接続されるソース電極１７および
ドレイン電極１８を有する。これらのソース電極１７お
よびドレイン電極１８は第６図のトランジスタのものと
同一形状および同一サイズで形成されている。ただし第
７図（ａ）に示すトランジスタにおいては、これらのソ
ース電極１７およびドレイン電極１８の間の領域上に絶
縁膜を介して形成されたｒ−）が２分割されておシ、ダ
ート電極１９−１および１９−２として形成されている
。これらの各ｒ−トｘ極１９−１および１９−２には前
述のように相異なるタイミングの制御信号が印加される
。
成されたｐ型拡散層に接続されるソース電極１７および
ドレイン電極１８を有する。これらのソース電極１７お
よびドレイン電極１８は第６図のトランジスタのものと
同一形状および同一サイズで形成されている。ただし第
７図（ａ）に示すトランジスタにおいては、これらのソ
ース電極１７およびドレイン電極１８の間の領域上に絶
縁膜を介して形成されたｒ−）が２分割されておシ、ダ
ート電極１９−１および１９−２として形成されている
。これらの各ｒ−トｘ極１９−１および１９−２には前
述のように相異なるタイミングの制御信号が印加される
。
第７図（ｂ）は、第７図（、）に示されるトランジスタ
のＡ−Ａ’線における断面図である。同図に示されるよ
うに、ソース電極１７およびドレイン電極１８はｎ−型
半導体基板上の各々のｐ＋型拡散領域２１に接続されて
おシ、ダート電極１９−２は各ソース′電極１７および
ドレイン電極１８の間の領域上に絶ａｉ２ｏを介して形
成されている。
のＡ−Ａ’線における断面図である。同図に示されるよ
うに、ソース電極１７およびドレイン電極１８はｎ−型
半導体基板上の各々のｐ＋型拡散領域２１に接続されて
おシ、ダート電極１９−２は各ソース′電極１７および
ドレイン電極１８の間の領域上に絶ａｉ２ｏを介して形
成されている。
第８図は、ドライブ用トランジスタの他の構成例を示す
。同図のトランジスタは、各トランジスタ素子２２ａお
よび２２ｂを直列接続し、トランジスタ素子２２ａのダ
ートには遅延回路１２を介して制御信号Ｓｃが印加され
、トランジスタ素子２２ｂのケ゛−トには直接制御信号
Ｓ。が印加されている。そして、例えば、トランジスタ
素子２２ａのオン抵抗は数４００オーム、オフ抵抗は数
メグオームとされ、トランジスタ素子２２ｂのオン抵抗
は数１００オーム、オフ抵抗は１００キロオームとされ
る。このような構成によシ、第２図のトランジスタと同
様の効果を得ることが可能になる。
。同図のトランジスタは、各トランジスタ素子２２ａお
よび２２ｂを直列接続し、トランジスタ素子２２ａのダ
ートには遅延回路１２を介して制御信号Ｓｃが印加され
、トランジスタ素子２２ｂのケ゛−トには直接制御信号
Ｓ。が印加されている。そして、例えば、トランジスタ
素子２２ａのオン抵抗は数４００オーム、オフ抵抗は数
メグオームとされ、トランジスタ素子２２ｂのオン抵抗
は数１００オーム、オフ抵抗は１００キロオームとされ
る。このような構成によシ、第２図のトランジスタと同
様の効果を得ることが可能になる。
発りＪＪの効果
このように、本発明によれば、ダイオード等を用いるこ
となく、けい光表示ちの駆動用の出力トランジスタの破
壊を防１トすることが可能となシ、ドライブ回路の県有
面積を減少しかつ信頼性を向上することが６Ｊ能になる
。また、保護ダイオードは不要にな）！Ｎ！！造工程全
工程化することが５Ｊ能になると共に、製造コストを低
減することが可能になる。
となく、けい光表示ちの駆動用の出力トランジスタの破
壊を防１トすることが可能となシ、ドライブ回路の県有
面積を減少しかつ信頼性を向上することが６Ｊ能になる
。また、保護ダイオードは不要にな）！Ｎ！！造工程全
工程化することが５Ｊ能になると共に、製造コストを低
減することが可能になる。
第１図は一般的なけい光表示管およびドライブ回路の構
成を示すブロック回路図、第２図は本発明の１実施例に
係わるドライブ回路に使用されるドライブ用トランジス
タの構成を示すブロック回路図、第３図は第２図の回路
に使用されている遅延回路の構成を示すブロック回路図
、第４図（ａ）および（ｂ）は従来形のドライブ回路の
動作を説明するための波形図、第５図（、）および（ｂ
）は本発明の１実施例に係わるドライブ回路の動作を説
明するための波形図、第６図は従来形のドライブ回路に
用いられているドライブ用トランジスタの構造を示す平
面図、第７図（、）は本発明の１実施例に係わるドライ
ブ回路に使用されているドライブ用トランジスタの構造
を示す平面図、第７図（ｂ）は第７図（、）のＡ−Ａ’
縁線上おける部分的断面図、そして第８図は本発明の他
の実施例に係わるドライブ回路に用いられるドライブ用
トランジスタを示すブロック回路図である。 ■・・・けい光表示管、２：カソード、３．３’：ダリ
、ド、４−１．４−２．・・・、４−１０：セグメント
、５：制御回路、６−１．６・・・２．・・・、６−５
：セグメント駆動用トランジスタ＼７−１ 、７−２＝
グリッド駆動用トランジスタ、８−１・９−１・９−２
：抵抗、１０：電源、１１ａ、１１ｂ：）ランゾスタ素
子、１２：連延回路、１３，１４：インバータ、１５，
１６：コンデンサ、１７：ソース電極、１８ニドレイン
電極、１９．１９−１゜１９−２：ダート電極、２０：
絶縁膜、２１：拡散領域。 第１図 Ｕ 第２図 １ 第４図 （（１） （ｂ） 第５図 （ＣＩ） （ｂ） １７ 率７図 ７ 第８面 手続補正書 昭和５９年７ 月ａ日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５８年 特許願 第１１５８７９ 号２、発明の名
称 ドライブ回路 ３、補正をする者 事件との関係 特許出願人 名称（５２２）富士通株式会社 ４、代理人 （外３ 名） ５、補正の対象 （１）明細書の「特許請求の範ｖＩ′ＩＪの欄（２）明
細書の「発明の詳細な説明」の欄６ 補正の内容 （１）明細書の「特許請求の範囲」を別紙のとおり補正
する。 （２）明細書第４頁第４行から第１４行に「そしてこの
目的は、・・・・・・・・・達成される。」とあるの２
「そしてこの目的は、本発明によれば、選択されたセグ
メントまたはグリ、ドの電圧をそれぞれ制御して表示を
行なうけい光表示管のドライバを複数備え、該ドライバ
の全Ｓまたは一部をそれぞれ複数のトランジスタ素子で
４７９成し、該複数のトランジスタ素子の駆動タイミン
グを互に異ならせて該ドライバの出力の立下がり動作が
緩慢になる様にしたことを特徴とするけい光表示管のド
ライ２提供することによって達成される。」−るＯ ｒ、＋１７１”ｆ書類の目録 補正特許請求の範囲 １通 ２、特許請求の範囲 選択されたセグメントまたはグリッドの電圧をそれぞれ
制御して表示腎性なうけい光表示管のドライバを複数備
え、該ドライバの全部または一部をそれぞれり数のトラ
ンジスタ素子で枯成し、該複数のトランジスタ素子の駆
動タイミングを互に異ならせて該ドライバの出力の立下
がり動作が緩慢になる様にしたこと全特徴とするけい光
表示管のドライブ回路。
成を示すブロック回路図、第２図は本発明の１実施例に
係わるドライブ回路に使用されるドライブ用トランジス
タの構成を示すブロック回路図、第３図は第２図の回路
に使用されている遅延回路の構成を示すブロック回路図
、第４図（ａ）および（ｂ）は従来形のドライブ回路の
動作を説明するための波形図、第５図（、）および（ｂ
）は本発明の１実施例に係わるドライブ回路の動作を説
明するための波形図、第６図は従来形のドライブ回路に
用いられているドライブ用トランジスタの構造を示す平
面図、第７図（、）は本発明の１実施例に係わるドライ
ブ回路に使用されているドライブ用トランジスタの構造
を示す平面図、第７図（ｂ）は第７図（、）のＡ−Ａ’
縁線上おける部分的断面図、そして第８図は本発明の他
の実施例に係わるドライブ回路に用いられるドライブ用
トランジスタを示すブロック回路図である。 ■・・・けい光表示管、２：カソード、３．３’：ダリ
、ド、４−１．４−２．・・・、４−１０：セグメント
、５：制御回路、６−１．６・・・２．・・・、６−５
：セグメント駆動用トランジスタ＼７−１ 、７−２＝
グリッド駆動用トランジスタ、８−１・９−１・９−２
：抵抗、１０：電源、１１ａ、１１ｂ：）ランゾスタ素
子、１２：連延回路、１３，１４：インバータ、１５，
１６：コンデンサ、１７：ソース電極、１８ニドレイン
電極、１９．１９−１゜１９−２：ダート電極、２０：
絶縁膜、２１：拡散領域。 第１図 Ｕ 第２図 １ 第４図 （（１） （ｂ） 第５図 （ＣＩ） （ｂ） １７ 率７図 ７ 第８面 手続補正書 昭和５９年７ 月ａ日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５８年 特許願 第１１５８７９ 号２、発明の名
称 ドライブ回路 ３、補正をする者 事件との関係 特許出願人 名称（５２２）富士通株式会社 ４、代理人 （外３ 名） ５、補正の対象 （１）明細書の「特許請求の範ｖＩ′ＩＪの欄（２）明
細書の「発明の詳細な説明」の欄６ 補正の内容 （１）明細書の「特許請求の範囲」を別紙のとおり補正
する。 （２）明細書第４頁第４行から第１４行に「そしてこの
目的は、・・・・・・・・・達成される。」とあるの２
「そしてこの目的は、本発明によれば、選択されたセグ
メントまたはグリ、ドの電圧をそれぞれ制御して表示を
行なうけい光表示管のドライバを複数備え、該ドライバ
の全Ｓまたは一部をそれぞれ複数のトランジスタ素子で
４７９成し、該複数のトランジスタ素子の駆動タイミン
グを互に異ならせて該ドライバの出力の立下がり動作が
緩慢になる様にしたことを特徴とするけい光表示管のド
ライ２提供することによって達成される。」−るＯ ｒ、＋１７１”ｆ書類の目録 補正特許請求の範囲 １通 ２、特許請求の範囲 選択されたセグメントまたはグリッドの電圧をそれぞれ
制御して表示腎性なうけい光表示管のドライバを複数備
え、該ドライバの全部または一部をそれぞれり数のトラ
ンジスタ素子で枯成し、該複数のトランジスタ素子の駆
動タイミングを互に異ならせて該ドライバの出力の立下
がり動作が緩慢になる様にしたこと全特徴とするけい光
表示管のドライブ回路。
Claims (1)
- 選択されたセグメントまたはグリッドの゛電圧をそれぞ
れ制町１して表示を行なうけい光表示管のドライブ用ト
ランジスタを備え、該ドライブ用トランジスタの全部ま
たは一部にそれぞれ複数のトランジスタ素子を有する複
合トランジスタを用い、各複合トランジスタにおける複
数のトランジスタ素子の駆動タイミングを互に異ならせ
て該複合トランジスタのカットオフ動作が緩慢になる様
にしたことを特徴とするけい光表示管のドライブ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115879A JPS608896A (ja) | 1983-06-29 | 1983-06-29 | ドライブ回路 |
| EP84107308A EP0134932B1 (en) | 1983-06-29 | 1984-06-26 | Drive circuit for fluorescent display tube |
| DE8484107308T DE3483930D1 (de) | 1983-06-29 | 1984-06-26 | Schaltungsanordnung zur ansteuerung einer fluoreszenzanzeigeroehre. |
| US06/942,048 US4691145A (en) | 1983-06-29 | 1986-12-16 | Drive circuit for fluorescent display tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115879A JPS608896A (ja) | 1983-06-29 | 1983-06-29 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS608896A true JPS608896A (ja) | 1985-01-17 |
| JPS6411949B2 JPS6411949B2 (ja) | 1989-02-27 |
Family
ID=14673431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115879A Granted JPS608896A (ja) | 1983-06-29 | 1983-06-29 | ドライブ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4691145A (ja) |
| EP (1) | EP0134932B1 (ja) |
| JP (1) | JPS608896A (ja) |
| DE (1) | DE3483930D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0539727U (ja) * | 1991-10-18 | 1993-05-28 | 株式会社アマダ | ロールフイード装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6434694U (ja) * | 1987-08-27 | 1989-03-02 | ||
| US5616991A (en) * | 1992-04-07 | 1997-04-01 | Micron Technology, Inc. | Flat panel display in which low-voltage row and column address signals control a much higher pixel activation voltage |
| US5519414A (en) * | 1993-02-19 | 1996-05-21 | Off World Laboratories, Inc. | Video display and driver apparatus and method |
| US5442259A (en) * | 1994-05-02 | 1995-08-15 | Premark Feg Corporation | Power supply for vacuum fluorescent displays |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4068148A (en) * | 1975-10-14 | 1978-01-10 | Hitachi, Ltd. | Constant current driving circuit |
| JPS52105768A (en) * | 1976-03-01 | 1977-09-05 | Ise Electronics Corp | Cathode ray display panel |
| US4109180A (en) * | 1977-06-23 | 1978-08-22 | Burroughs Corporation | Ac-powered display system with voltage limitation |
| US4209729A (en) * | 1978-06-21 | 1980-06-24 | Texas Instruments Incorporated | On chip vacuum fluorescent display drive |
| DE2831745A1 (de) * | 1978-07-17 | 1980-01-31 | Zschimmer Gero | Schaltung fuer eine aus leuchtdioden bestehende anzeigevorrichtung |
| JPS55136726A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | High voltage mos inverter and its drive method |
| US4286174A (en) * | 1979-10-01 | 1981-08-25 | Rca Corporation | Transition detector circuit |
| DE3117394A1 (de) * | 1981-05-02 | 1982-11-18 | Sartorius GmbH, 3400 Göttingen | Schaltungsanordnung fuer eine fluoreszenz-anzeige |
| JPS58211222A (ja) * | 1982-05-31 | 1983-12-08 | Sharp Corp | 定電圧回路 |
-
1983
- 1983-06-29 JP JP58115879A patent/JPS608896A/ja active Granted
-
1984
- 1984-06-26 DE DE8484107308T patent/DE3483930D1/de not_active Expired - Lifetime
- 1984-06-26 EP EP84107308A patent/EP0134932B1/en not_active Expired
-
1986
- 1986-12-16 US US06/942,048 patent/US4691145A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0539727U (ja) * | 1991-10-18 | 1993-05-28 | 株式会社アマダ | ロールフイード装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0134932A2 (en) | 1985-03-27 |
| DE3483930D1 (de) | 1991-02-21 |
| US4691145A (en) | 1987-09-01 |
| JPS6411949B2 (ja) | 1989-02-27 |
| EP0134932B1 (en) | 1991-01-16 |
| EP0134932A3 (en) | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079496B1 (en) | Matrix display and driving method therefor | |
| KR930016805A (ko) | 액티브 매트릭스 기판과 그의 구동방법 | |
| ATE91805T1 (de) | Fluessigkristallanzeigevorrichtung. | |
| US6411348B2 (en) | Active matrix substrate and producing method of the same | |
| JPH0756191A (ja) | 表示装置 | |
| DE2715446C2 (ja) | ||
| KR920702779A (ko) | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 | |
| DE102017129439A1 (de) | Organisches lichtemittierendes Anzeigefeld und elektronische Vorrichtung | |
| EP0075651A2 (en) | Flat panel display devices | |
| EP0369450A2 (en) | Input protection circuit of electro-optical device | |
| JPH0827597B2 (ja) | アクテイブマトリクス型表示装置 | |
| US6232949B1 (en) | Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end | |
| KR960018692A (ko) | 전하 보유용 저장 커패시터를 가진 액정 표시 장치 | |
| KR890007081A (ko) | 능동매트릭스 기판에 대한 전기적 시험방법 | |
| EP0109832A2 (en) | Panel display | |
| JPS608896A (ja) | ドライブ回路 | |
| JPH07120749B2 (ja) | 電気的にプログラム可能な半導体メモリ・セルのアレー | |
| KR840002985A (ko) | 박막 트랜지스터로 구성되는 전기변색 표시장치 | |
| CN101004521B (zh) | 阵列基板和具有其的显示设备及显示设备的驱动方法 | |
| US5142348A (en) | Lateral thyristor | |
| KR970048837A (ko) | 액정 표시 장치 | |
| Greeneich | Thin-film video scanner and driver circuit for solid-state flat-panel displays | |
| JP3106173B2 (ja) | 直流駆動フラットディスプレ− | |
| JPS6010813A (ja) | 駆動回路 | |
| JPS59128581A (ja) | Ｅｌ表示装置 |