JPS6089106A - 入力電圧を比例出力信号に変換するための回路装置 - Google Patents
入力電圧を比例出力信号に変換するための回路装置Info
- Publication number
- JPS6089106A JPS6089106A JP59195894A JP19589484A JPS6089106A JP S6089106 A JPS6089106 A JP S6089106A JP 59195894 A JP59195894 A JP 59195894A JP 19589484 A JP19589484 A JP 19589484A JP S6089106 A JPS6089106 A JP S6089106A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- branch
- circuit device
- resistor
- frequency range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、変換インピーダンスを用いて入力電圧を比例
出力信号に変換するだめの回路装置ならびに該回路装置
の用途に関゛rる。
出力信号に変換するだめの回路装置ならびに該回路装置
の用途に関゛rる。
従来技術
固定の変換インピーダンス全備え、人カフ(”l 11
ff:該入力電圧に比例するか寸たは該人力電月0に対
し明確な関数関係にある電流に変換し、該電流を必要に
応じ、適当な手段、例えば固定の増幅率を有する増幅器
を用いて入力電圧に比例する出力信号に変換する上に述
べた種類の回路装置は既に知られている(例えばU、T
ietze 、 Ch。
ff:該入力電圧に比例するか寸たは該人力電月0に対
し明確な関数関係にある電流に変換し、該電流を必要に
応じ、適当な手段、例えば固定の増幅率を有する増幅器
を用いて入力電圧に比例する出力信号に変換する上に述
べた種類の回路装置は既に知られている(例えばU、T
ietze 、 Ch。
S c h e n k著の(−1(albleite
rschaltungstechnik J第5版、1
06ないし108頁参照)。
rschaltungstechnik J第5版、1
06ないし108頁参照)。
このような当業者に周知の回路は、入力電圧の変換にお
ける高い精度および長時間安定性ならびにそれに加えて
変換インピーダンスの極めて厳格な値の選択のような要
件を満す非常に高価な要素を用いた場合にか有効に動作
しない。
ける高い精度および長時間安定性ならびにそれに加えて
変換インピーダンスの極めて厳格な値の選択のような要
件を満す非常に高価な要素を用いた場合にか有効に動作
しない。
しかして、このような要件は、例えば、容量性分圧器と
して構成でれた電圧変換器の出力信号の処理に際しても
課せられるものであり、該電圧変換器においては時定数
が規格的に制限されるために、変換インぎ−ダンスとし
て非常に高オームの変換抵抗の使用が必要とされる。ま
た、この変換インピーダンスは、過渡的な過電圧が現わ
れるために、高い耐電圧性?有しなければならない。
して構成でれた電圧変換器の出力信号の処理に際しても
課せられるものであり、該電圧変換器においては時定数
が規格的に制限されるために、変換インぎ−ダンスとし
て非常に高オームの変換抵抗の使用が必要とされる。ま
た、この変換インピーダンスは、過渡的な過電圧が現わ
れるために、高い耐電圧性?有しなければならない。
上記のような要件を満す従来の回路に[、少なくとも価
格的に廉価に実現することはできない。
格的に廉価に実現することはできない。
発明の目的
本発明は、上の問題をjllイ決するブこめになテロI
たものであって、その1」的とするところ(σl1、非
常に精密で長時間安定性を伴なって動作し、しかも非常
に廉価に製作−ノーることかできる入力電圧の比例出力
信号への変換用回路装置を提供することにある。
たものであって、その1」的とするところ(σl1、非
常に精密で長時間安定性を伴なって動作し、しかも非常
に廉価に製作−ノーることかできる入力電圧の比例出力
信号への変換用回路装置を提供することにある。
発明の構成および効果
上の課題は特l′「請求の範囲に記載の構成によって解
決される。本発明によって達成きれる利点は特に、変換
インピーダンスに精密および安定性に関連し−C課せら
れる要件が木質的に軽減されると言う点に見られる。し
たがって、例えば耐電圧性のような他の技術的要件に関
しても本発明による回路装置は容易に最適化され、しか
もそれに加えて廉価に実現可能である。
決される。本発明によって達成きれる利点は特に、変換
インピーダンスに精密および安定性に関連し−C課せら
れる要件が木質的に軽減されると言う点に見られる。し
たがって、例えば耐電圧性のような他の技術的要件に関
しても本発明による回路装置は容易に最適化され、しか
もそれに加えて廉価に実現可能である。
特に、相応に適合化きれた本発明による回路装置は、容
量性電圧変換器の出力信号の処理に際し課せられる総て
の要件を満すことができる。
量性電圧変換器の出力信号の処理に際し課せられる総て
の要件を満すことができる。
以1:、単なる例として本発明の実施例を示す図面を参
照し本発明の詳細な説明する。
照し本発明の詳細な説明する。
実施例
第1図は、下限周波数ω〉0より高い人力交流電圧Ue
を比例出力信号に変換するだめの回路装置の第1の実施
例を示す。この回路装置は、その基本的構成において、
値Rを有する変換インピーダンスを備え、このインピー
ダンスには増幅器1が後置接続されており、この増幅器
は演算増幅器2と値R5を有する帰還結合抵抗δとから
構成されている。
を比例出力信号に変換するだめの回路装置の第1の実施
例を示す。この回路装置は、その基本的構成において、
値Rを有する変換インピーダンスを備え、このインピー
ダンスには増幅器1が後置接続されており、この増幅器
は演算増幅器2と値R5を有する帰還結合抵抗δとから
構成されている。
本発明によれは、変換インピーダンス回路は本質的に、
非常に高オームの値R4を有する第1の分岐インピーダ
ンスもしくは抵抗器と、値R5(R5== R4)を有
する鳩2の分岐インピーダンスもしくは抵抗5との並列
接続から形成される。
非常に高オームの値R4を有する第1の分岐インピーダ
ンスもしくは抵抗器と、値R5(R5== R4)を有
する鳩2の分岐インピーダンスもしくは抵抗5との並列
接続から形成される。
第1の分岐抵抗生および第2の分岐抵抗5は、ブリッジ
回路形態で直列に接続されている。該ブリッジ回路は、
さらに、それぞれ値R6(R6〈<R4)を有する第1
の抵抗6および第2の抵抗7を備えており、きらに用度
の平衡インピーダンス回路8、前置抵抗10ならびに帰
還結合抵抗11’に有する演算増幅器9を備えている。
回路形態で直列に接続されている。該ブリッジ回路は、
さらに、それぞれ値R6(R6〈<R4)を有する第1
の抵抗6および第2の抵抗7を備えており、きらに用度
の平衡インピーダンス回路8、前置抵抗10ならびに帰
還結合抵抗11’に有する演算増幅器9を備えている。
平衡インピーダンス回路6は、固定抵抗12と電界効果
トランジスタ13の直列接続により形成されている。抵
抗10ないし12の直R1oないしR12は非常にIJ
:、確に設定する必要があり、しかも丑だ、長時間の動
作においてもその変動は非常に狭い公差範囲内に限定さ
れねばならない。
トランジスタ13の直列接続により形成されている。抵
抗10ないし12の直R1oないしR12は非常にIJ
:、確に設定する必要があり、しかも丑だ、長時間の動
作においてもその変動は非常に狭い公差範囲内に限定さ
れねばならない。
したがって、例えばVISHAY社から市販品として入
手可能なような高価な層状抵抗器を用いるのが好捷しい
。同様のことが電界効果トランジスタ15と直列に接続
されておって増幅器1の帰還結合抵抗3を形成する固定
の抵抗14についても当嵌る。抵抗14は、抵抗12と
同じ値R12’fc有する。電界効果トランジスタ13
および15は可能な限り同じ特性を有するべきである。
手可能なような高価な層状抵抗器を用いるのが好捷しい
。同様のことが電界効果トランジスタ15と直列に接続
されておって増幅器1の帰還結合抵抗3を形成する固定
の抵抗14についても当嵌る。抵抗14は、抵抗12と
同じ値R12’fc有する。電界効果トランジスタ13
および15は可能な限り同じ特性を有するべきである。
このように整合された電界効果トう/ジスク対は市販品
として入手可能である(例えは5iliconix社製
の「U421型JFFT)。
として入手可能である(例えは5iliconix社製
の「U421型JFFT)。
数10MΩないし数100MΩの範囲内の値を有するこ
とができる分岐抵抗生および5は、精度および安定性に
関し非常に高い要件を満す必要はない。し/こがって、
これら抵抗としては、比較的廉価な抵抗、例えば、金属
膜抵抗器を用いることができる。抵抗10ないし12お
よび14の値はIMΩ台寸たはそれより小さくすること
ができる。
とができる分岐抵抗生および5は、精度および安定性に
関し非常に高い要件を満す必要はない。し/こがって、
これら抵抗としては、比較的廉価な抵抗、例えば、金属
膜抵抗器を用いることができる。抵抗10ないし12お
よび14の値はIMΩ台寸たはそれより小さくすること
ができる。
上記のブリッジ回路は、電源16から直流電圧を印加さ
れる。
れる。
第1の分岐抵抗牛と増幅器1との間には、第1の分離容
量回路17が接続されている。この回路17は直流電流
もしくはDC電流は通さないが、下限周波数ω。より高
い周波数のACC電流上充分に導通する。同様にして、
入力側には第2の分離容量回路18が設けられており、
そして第2の分岐インピーダンス5と増幅器1との間に
は第3の分離容量回路19が設けられている。これら分
離容量回路17ないし19はそれぞれ、内部容量aと入
力側もしくは出力側の容量すとの直列接続として実現き
れてお0、この場合、内部容量aは、その両側に現わ、
lLる直流電圧成分が少なくとも近似的に等しい大きさ
になる(ブートストラソゾ効果)ように橋絡されている
。このようにして、内部部分容ト11aを介してのρ吊
桟電流はほぼ完全に阻止される。
量回路17が接続されている。この回路17は直流電流
もしくはDC電流は通さないが、下限周波数ω。より高
い周波数のACC電流上充分に導通する。同様にして、
入力側には第2の分離容量回路18が設けられており、
そして第2の分岐インピーダンス5と増幅器1との間に
は第3の分離容量回路19が設けられている。これら分
離容量回路17ないし19はそれぞれ、内部容量aと入
力側もしくは出力側の容量すとの直列接続として実現き
れてお0、この場合、内部容量aは、その両側に現わ、
lLる直流電圧成分が少なくとも近似的に等しい大きさ
になる(ブートストラソゾ効果)ように橋絡されている
。このようにして、内部部分容ト11aを介してのρ吊
桟電流はほぼ完全に阻止される。
なお、橋絡は、例えば電圧ホロワとして接続された演算
増幅器204だは、内部分割容)、i、の内部接続端に
おける直流電圧成分の入きさが既知である場合には、電
源16から給電される分圧器21によって行なうことが
できる。第1の分離容部9回路17の場合には、第1の
側部抵抗6の値R6が比較的に小さいために、電源16
への直接接続が可能である。高オームの抵抗c11よ、
有害な振幅のAC電流が流れるのをl!l’i止する働
きをなす。
増幅器204だは、内部分割容)、i、の内部接続端に
おける直流電圧成分の入きさが既知である場合には、電
源16から給電される分圧器21によって行なうことが
できる。第1の分離容部9回路17の場合には、第1の
側部抵抗6の値R6が比較的に小さいために、電源16
への直接接続が可能である。高オームの抵抗c11よ、
有害な振幅のAC電流が流れるのをl!l’i止する働
きをなす。
ブリッジ回路の平衡点22に(d−1積分4j 23と
して構成された平衡制御回路の入力端が接続されている
。この平衡制御回路23は、コンデンサ25を介して帰
還結合された演算増幅器24とそれに後置接続されたダ
イオード26とから構成されている。コンデンサ25は
、下限周波数ω。より高い周波数成分が積分器23によ
り大きく抑圧きれるように選択されている。積分器23
の出力信号は、平衡インピーダンス回路8の電界効果ト
ランジスタ13ならびに増幅器1の帰還結合抵抗回路3
に含まれる電界効果トランジスタ15を並列に制御する
。
して構成された平衡制御回路の入力端が接続されている
。この平衡制御回路23は、コンデンサ25を介して帰
還結合された演算増幅器24とそれに後置接続されたダ
イオード26とから構成されている。コンデンサ25は
、下限周波数ω。より高い周波数成分が積分器23によ
り大きく抑圧きれるように選択されている。積分器23
の出力信号は、平衡インピーダンス回路8の電界効果ト
ランジスタ13ならびに増幅器1の帰還結合抵抗回路3
に含まれる電界効果トランジスタ15を並列に制御する
。
回路装置の入力側には、分離容量回路18に後置接続さ
れて補償抵抗27が設けられており、この抵抗27は、
抵抗6および7の並列接続の抵抗値と同じ値、即ち、約
R6/2の値を有している。
れて補償抵抗27が設けられており、この抵抗27は、
抵抗6および7の並列接続の抵抗値と同じ値、即ち、約
R6/2の値を有している。
上に述べた回路装置は、高圧側コンデンサ29および低
圧側コンデンサ30を有する容量1件分圧器として構成
きれている電圧変圧器28の出力信号を処理するのに用
いられる。
圧側コンデンサ30を有する容量1件分圧器として構成
きれている電圧変圧器28の出力信号を処理するのに用
いられる。
このような使用においては、経済的に許容し得る仕方で
達成可能な高電圧コンデンサ29おL U 低N圧コン
デンザの小をいfl’j C791C3(1(19゜p
Fないし数!11Sの領域にある少および変換器の等級
にもよるが時定数の数100ミリ秒ないし数秒への制限
、τ−R(C79−1−C3o)が成力つように変換抵
抗の高い値が必要とされ、しかも安定−ヒの見地から大
きな位相誤差の補償&j、行なわないようにする必要が
ある。この理由から」−に述べた相応に高い領域内にあ
る値が分岐抵抗4および5に対して選択されるのである
。
達成可能な高電圧コンデンサ29おL U 低N圧コン
デンザの小をいfl’j C791C3(1(19゜p
Fないし数!11Sの領域にある少および変換器の等級
にもよるが時定数の数100ミリ秒ないし数秒への制限
、τ−R(C79−1−C3o)が成力つように変換抵
抗の高い値が必要とされ、しかも安定−ヒの見地から大
きな位相誤差の補償&j、行なわないようにする必要が
ある。この理由から」−に述べた相応に高い領域内にあ
る値が分岐抵抗4および5に対して選択されるのである
。
次に回路装置の機能もしくは動作に関して説明する。
電圧変換器28によって発生された入力AC電圧U。は
、分離容量回路18を介して、補償抵抗27ならびに分
岐インピーダンス4,5の並列接続から形成される値 スに印加されて、AC電流を発生し、このAC電流は分
離容量回路17および19を介して増幅回路10入力端
に印加される。なお、分離容量回路17および19は、
側部抵抗6および7と共にω。より低い限界周波数を有
する広域フィルタとして動作する。演算増幅器2は、A
C電流を帰還結合抵抗3を介して補償し、出力電圧を有
する。なお、増幅率の絶対値は、 あり、R3はRよりも相当に小さいので、この増幅率は
1よりも相当に小さい。
、分離容量回路18を介して、補償抵抗27ならびに分
岐インピーダンス4,5の並列接続から形成される値 スに印加されて、AC電流を発生し、このAC電流は分
離容量回路17および19を介して増幅回路10入力端
に印加される。なお、分離容量回路17および19は、
側部抵抗6および7と共にω。より低い限界周波数を有
する広域フィルタとして動作する。演算増幅器2は、A
C電流を帰還結合抵抗3を介して補償し、出力電圧を有
する。なお、増幅率の絶対値は、 あり、R3はRよりも相当に小さいので、この増幅率は
1よりも相当に小さい。
1つの分岐もしくは辺に直列((分岐インピ−ダンス4
および5が設けられて(・るブリツノ回路は、積分器2
3により常時平衡化された状態に保持される。例えば分
岐抵抗もしくはインピ−ダンスの1つの変動によりブリ
ッジ回路の平衡点が変位すると、電流が積分器23に流
れ、該積分器の出力電圧が電界効果トランジスタ15の
ゲートに作用し、それにより該FFT、5のドレイン−
ノース間抵抗に影響を与え、その結果ブリッジ回路は、
平衡インピーダンス回路8の値R8の適合化により再び
平衡した状態をとる。完全な平衡のための条件は、この
揚台そこで、値R4の第1の分岐抵抗の値が経年変化あ
るいは環境・ξラメータの変化によりR4(1+d4)
に変化し、第2の分岐抵抗の値R5がR5(1+d5)
に変化し、そして補償抵抗27に変化する。式(3)は
、抵抗の相対変化における2次およびそれより高い次数
の項を無視すると次式のよう眞表わすことができる。
および5が設けられて(・るブリツノ回路は、積分器2
3により常時平衡化された状態に保持される。例えば分
岐抵抗もしくはインピ−ダンスの1つの変動によりブリ
ッジ回路の平衡点が変位すると、電流が積分器23に流
れ、該積分器の出力電圧が電界効果トランジスタ15の
ゲートに作用し、それにより該FFT、5のドレイン−
ノース間抵抗に影響を与え、その結果ブリッジ回路は、
平衡インピーダンス回路8の値R8の適合化により再び
平衡した状態をとる。完全な平衡のための条件は、この
揚台そこで、値R4の第1の分岐抵抗の値が経年変化あ
るいは環境・ξラメータの変化によりR4(1+d4)
に変化し、第2の分岐抵抗の値R5がR5(1+d5)
に変化し、そして補償抵抗27に変化する。式(3)は
、抵抗の相対変化における2次およびそれより高い次数
の項を無視すると次式のよう眞表わすことができる。
平衡条件式(2)から明らかなように、側部抵抗6およ
び7の値がそれぞれd6だけ相対的に変される R8は
次式で表わされる 喝に変わる。
び7の値がそれぞれd6だけ相対的に変される R8は
次式で表わされる 喝に変わる。
抵抗6および7と同じ描造を有する補償抵抗27の値も
該抵抗6および7と同じ相対変化を受ける。即ち、d2
7’−d6と言う仮定から式(4)および(5)より、
R8はRに比例して変化する。
該抵抗6および7と同じ相対変化を受ける。即ち、d2
7’−d6と言う仮定から式(4)および(5)より、
R8はRに比例して変化する。
帰還結合抵抗3は平衡インピーダンス回路8と同しに構
成されており、積分器23により+[:。
成されており、積分器23により+[:。
確に同じ仕方で制御されるので、帰還結合抵抗3の値も
変換インピーダンスRの値にJt 例して変化し、した
がって式(1)に従い増幅率1(は同じ値に留まる。
変換インピーダンスRの値にJt 例して変化し、した
がって式(1)に従い増幅率1(は同じ値に留まる。
増幅率kに影響を与えない抵抗6および7の値の変化に
起因する平衡インピ−ダンス回路δしたがってまた帰還
結合抵抗3の甜ゆる誤りもしくけエラー変化を排他的に
補償するのに用いられている補償抵抗27は場合によっ
ては省略することができる。と言うのは、抵抗6および
7の値に変化が生じてもその変化の平衡インピーダンス
回路8に対する影響は、R,、、<<R4であるため小
さいからであり、このことは式(5)から明らかである
。
起因する平衡インピ−ダンス回路δしたがってまた帰還
結合抵抗3の甜ゆる誤りもしくけエラー変化を排他的に
補償するのに用いられている補償抵抗27は場合によっ
ては省略することができる。と言うのは、抵抗6および
7の値に変化が生じてもその変化の平衡インピーダンス
回路8に対する影響は、R,、、<<R4であるため小
さいからであり、このことは式(5)から明らかである
。
上に述べた比較的高価な回路構成の分離容量回路上マな
いしょ9は、ブリッジ回路に対する漏洩電流の有害な影
響を無害な程度まで減少する目的で選択されたものであ
る。
いしょ9は、ブリッジ回路に対する漏洩電流の有害な影
響を無害な程度まで減少する目的で選択されたものであ
る。
分離容量回路17ないし19の値C17ないしC1,は
、時定数τが有害なほどに減少するのを回避するために
、電圧変換器28のコンデンサの値C2,およびC5o
よりも相当に大きくすべきである。
、時定数τが有害なほどに減少するのを回避するために
、電圧変換器28のコンデンサの値C2,およびC5o
よりも相当に大きくすべきである。
第2図には、下限周波数ω。〉0 より高い人力AC電
圧 Ueを比例出力信号に変換するための回路装置の第
2の実施例が示されている。この第2の実施例による回
路装置もその基本的構成ニおいては、増幅器1に後置接
続された値Rを有する変換イノビーダンスを備えている
。
圧 Ueを比例出力信号に変換するための回路装置の第
2の実施例が示されている。この第2の実施例による回
路装置もその基本的構成ニおいては、増幅器1に後置接
続された値Rを有する変換イノビーダンスを備えている
。
この実施例においても、変換インピーダンスは、値 R
4を有する第1の分岐抵抗牛と値R5(R5=、 R4
)を有する第2の分岐抵抗5との並列接続により形成さ
れている。第2分岐抵抗5は固定の抵抗31と可変抵抗
32との直列接続として実現されておって、同時に、ブ
リツノ回路における平衡抵抗としての働きをなす。該ブ
リッジ回路において、分岐抵抗牛、5は値R6〈<R4
を右する側部抵抗6と共に1つの辺もしくは分岐に設け
られ、そしてブリッジ回路の残りの分岐もしくは辺には
抵抗3凸ないし35が設けられており、これら抵抗33
ないし35は好ましくは高い値を有する層状抵抗として
構成されている。ブリッジ回路は、電源16から直流電
圧を1−、[1加される。
4を有する第1の分岐抵抗牛と値R5(R5=、 R4
)を有する第2の分岐抵抗5との並列接続により形成さ
れている。第2分岐抵抗5は固定の抵抗31と可変抵抗
32との直列接続として実現されておって、同時に、ブ
リツノ回路における平衡抵抗としての働きをなす。該ブ
リッジ回路において、分岐抵抗牛、5は値R6〈<R4
を右する側部抵抗6と共に1つの辺もしくは分岐に設け
られ、そしてブリッジ回路の残りの分岐もしくは辺には
抵抗3凸ないし35が設けられており、これら抵抗33
ないし35は好ましくは高い値を有する層状抵抗として
構成されている。ブリッジ回路は、電源16から直流電
圧を1−、[1加される。
ブリッジ回路の平衡点22に位置する第2の分岐インピ
ーダンス5の入力側とは反対側の接続点は、直接増幅器
lの入力端に接続されている。第1の分岐抵抗牛と増幅
器1の入力端との間には、大きい分離度を有する第1の
分離容量17か設けられている。回路装置の入力端にも
、第2の分離容量18が後置接続されている。
ーダンス5の入力側とは反対側の接続点は、直接増幅器
lの入力端に接続されている。第1の分岐抵抗牛と増幅
器1の入力端との間には、大きい分離度を有する第1の
分離容量17か設けられている。回路装置の入力端にも
、第2の分離容量18が後置接続されている。
増幅器1の出力端には高オームの抵抗3Gを介して積分
器23の入力端が接続されており、該積分器は下限周波
数Ω。より大きい周波数を抑圧する。この積分器23は
可変抵抗32を制御する。
器23の入力端が接続されており、該積分器は下限周波
数Ω。より大きい周波数を抑圧する。この積分器23は
可変抵抗32を制御する。
増幅器1は一定の帰還結合抵抗を備え、第1の実施例の
場合と類似の仕方で構成することができる。入力電流I
e と出力電圧Ua との間の商、即ち増幅率 a k’ 、、、−(61 ■。
場合と類似の仕方で構成することができる。入力電流I
e と出力電圧Ua との間の商、即ち増幅率 a k’ 、、、−(61 ■。
は狭い範囲内でのみしか変動することができず、このこ
とは高オーツ、の層状抵抗を帰還結合抵抗として使用す
ることにより達成できる。
とは高オーツ、の層状抵抗を帰還結合抵抗として使用す
ることにより達成できる。
分離容1t’17.18および積分器23は第1の実施
例の場合と同様に実現することができ、そして可変抵抗
32も電界効果トランジスタとして実現することができ
る。
例の場合と同様に実現することができ、そして可変抵抗
32も電界効果トランジスタとして実現することができ
る。
第2図の回路装置の動作態様は次の通りである。
入力AC電I−F、Uoは、分岐インピーダンス4−1
5の並列接続により形成されている値AC電流 を発生し、このAC電流は増幅器1に入力端子Tlへ はしたがって式(6)および(7)から1(′ k ゴ□ ブリッジ回路は債分’1g23により常時平衡状態に保
持される。というのは、該平衡状態からの偏差で増幅器
1の入力端に直流電流か発生され、この直流′電流は増
幅器1の出力端に、積分器23により積分されて対応の
直流電圧として発生されるからである。さらに積分器2
3の出力信号は可変抵抗32の値1能、シたがってまた
第2の分岐抵抗5の値に、平衡補償のための変化を惹起
する。
5の並列接続により形成されている値AC電流 を発生し、このAC電流は増幅器1に入力端子Tlへ はしたがって式(6)および(7)から1(′ k ゴ□ ブリッジ回路は債分’1g23により常時平衡状態に保
持される。というのは、該平衡状態からの偏差で増幅器
1の入力端に直流電流か発生され、この直流′電流は増
幅器1の出力端に、積分器23により積分されて対応の
直流電圧として発生されるからである。さらに積分器2
3の出力信号は可変抵抗32の値1能、シたがってまた
第2の分岐抵抗5の値に、平衡補償のための変化を惹起
する。
側部抵抗6側から見てブリツノ回路の平衡条件は次式で
表わされる。
表わされる。
固定抵抗31の値R31が変化すると、この変化は、R
52の反対方向の変化により完全に相殺される。第1の
分岐抵抗5の値R5および変換抵抗Rは変化しない。第
1の分岐抵抗牛の値R4が次式で表わされる値、即ち、 R,、−R4(l±d4) θ0) に変化すると、(9)式から、R5は次式で表わされる
値になる。
52の反対方向の変化により完全に相殺される。第1の
分岐抵抗5の値R5および変換抵抗Rは変化しない。第
1の分岐抵抗牛の値R4が次式で表わされる値、即ち、 R,、−R4(l±d4) θ0) に変化すると、(9)式から、R5は次式で表わされる
値になる。
Rら一部 R5−R4d4’−、I稲 (1−d4 )
(団その場合の変換インピーダンスの値R′は次式で
表わされる。
(団その場合の変換インピーダンスの値R′は次式で
表わされる。
It’+R’ R4+R1−1−(R4−R5)d。
5
但しR5′−R4とし、d4の2次項は無視する。
式(8)および(12)ならびに関連の説明から明らか
なように、回路装置の増幅率1(は固定抵抗31または
第1の分岐抵抗牛が変化しても、変化しない。
なように、回路装置の増幅率1(は固定抵抗31または
第1の分岐抵抗牛が変化しても、変化しない。
2つの実施例において高オームの層状抵抗には入力端子
は印加されない。したがってこれら抵抗は、過渡的な過
電圧が現われた場合でも損傷を受けることもなりればま
た加熱によりその特性が過渡的に変化することもない。
は印加されない。したがってこれら抵抗は、過渡的な過
電圧が現われた場合でも損傷を受けることもなりればま
た加熱によりその特性が過渡的に変化することもない。
信頼性をさらに高めるために、積分器23の゛出力信号
を監視して、この出力信号が、回路装置における故障も
しくは欠陥から予め定められた領域を越えた場合にエラ
ーもしくは誤信号を発生ずるウィンドウ比軸器をvcプ
ることかできる。
を監視して、この出力信号が、回路装置における故障も
しくは欠陥から予め定められた領域を越えた場合にエラ
ーもしくは誤信号を発生ずるウィンドウ比軸器をvcプ
ることかできる。
第1図は、本発明の第1の実施例を詳細に示す回路図、
そして第2図は、本発明による装置の第2の実施例を一
部簡略な形態で示す回路図である。 1・・・増幅回路、2,9,20.24・・演算増幅器
、3,11 ・帰還結合抵抗、牛、5・・分岐インピー
ダンス(抵抗)、6.7・・抵抗、8・平衡インピーダ
ンス回路、10・・前置抵抗、12.14.31・・固
定抵抗、13.15・・・電界効果トランジスタ、1G
・電源、17,25゜29.30・−コンデンサ、1
7.18.19・・分離容蹴回路、21・・分圧器、2
2 平衡、23・積分器、26・・ダイオード、27・
補償抵抗、2δ 電圧変換器(容量性分圧量)32町変
抵抗、33.34,35.36・抵抗。
そして第2図は、本発明による装置の第2の実施例を一
部簡略な形態で示す回路図である。 1・・・増幅回路、2,9,20.24・・演算増幅器
、3,11 ・帰還結合抵抗、牛、5・・分岐インピー
ダンス(抵抗)、6.7・・抵抗、8・平衡インピーダ
ンス回路、10・・前置抵抗、12.14.31・・固
定抵抗、13.15・・・電界効果トランジスタ、1G
・電源、17,25゜29.30・−コンデンサ、1
7.18.19・・分離容蹴回路、21・・分圧器、2
2 平衡、23・積分器、26・・ダイオード、27・
補償抵抗、2δ 電圧変換器(容量性分圧量)32町変
抵抗、33.34,35.36・抵抗。
Claims (1)
- 【特許請求の範囲】 1、変換インピーダンスを用いて、予め定められた動作
周波数領域内にある入力電圧を比例出力信号に変換する
だめの回路装置において、前記変換インピーダンスを、
実質的に、少なくとも近似的に等しい第1の分岐インピ
ーダンス(4)と第2の分岐インピーダンス(5)との
並列接続により形成し、ブリッジ回路を設け、該ブリッ
ジ回路において前記第1の分岐・インピーダンス(4)
と前記第2の分岐インピーダンス(5)とを1つの分岐
路に直列に設け、さらに前記ブリッジ回路に、前記動作
周波数領域とは重ならない制御周波数領域内にある制御
電圧を印加する電源(16)と前記動作周波数領域内に
ある電流に対しては導通で、前記制御周波数領域内にあ
る電流に対しては不導通である少なくとも1つの分離イ
ンピーダンス(17)とを設け、該分列1インビーダノ
スは前記第1の分岐インピーダンス(4)に後置接続し
たことに%徴とする変換回路装置。 2、動作周波数領域内にある電流に対しては導通で制御
周波数領域内にある電流に対しては不導通である第2の
分離インピーダンス(18)を入力端に後置接続した特
許請求の範囲第1項記載の変換回路装置。 3、ブリッジ回路に設けられた平衡イ/−一ダンスと、
平衡制御回路(23)とを備え、該平衡制御回路の入力
端を前記ブリッジ回路の平衡点(22)に接続し、該平
衡制御回路自体は平衡インピーダンスの調整により、電
圧の制御周波数領域内にある成分に関して平衡化される
特許請求の範囲第1項または第2万′l記載の変換回路
装置。 牛、動作周波数領域内にある電流に対しては導通で制御
周波数領域内にある電流に対してi+、不導通である第
3の分離インピーダンス(19)を備え、該第3の分離
インピーダンス(19)は第2の分岐インピーダンス(
5)に後置接続されている特許請求の範囲第1項ないし
第3項のいずれかに記載の変換回路装置。 5、変換インピーダンスに後置接続された増幅器(1)
を有し、第1の分岐インピーダンス(4)および第2の
分岐インピーダンス(5)の直列接続ならびに平衡イン
ピーダンス(8)をブリッジ回路の異なった辺に設け、
そして前記増幅器(1)の増幅率を、平衡制御回路(2
3)により、前記変換インピーダンスの変動により惹起
される前記増幅器入力電流の変動を補償することができ
るように調整可能にした特許請求の範囲第3項寸たは第
4項記載の変換回路装置。 6、第1の分岐インピーダンス(4)または第2の分岐
インピーダンス(5)が同時に平衡インピーダンスを形
成している特許請求の範囲第3項または第4項記載の背
換回路装置。 7、変換インピーダンスに後置接続された増幅器(1)
?有し、ブリッジ回路の平衡点(22)を、第2の分岐
インピーダンス(5)と前記増幅器入力端との間に設け
て、動作周波数領域ならびに制御周波数領域内にある電
流に対し導通となるように前記増幅器入力端に結合し、
そして平衡制御回路(23)を前記増幅器(1)の出力
信号により制御することを特徴とする特許請求の範囲第
6項記載の変換回路装置。 8 動作周波数領域が正の下限周波数より高い領域にあ
り、電源(16)を直流電源とし、そしてブリッジ回路
に設けられるインピーダンスを抵抗として構成し、特に
第1および第2の分岐インピーダンスを第1の分岐抵抗
(4)および第2の分岐抵抗(5)として構成し、そし
て平衡インピーダンスを平衡抵抗として構成した特許請
求の範囲第]−項ないし第7項のいずれかに記載の変換
回路装置。 9 帰還結合抵抗(3)が帰還結合された増幅器(1)
を備え、該帰還結合抵抗(3)が可変である特許請求の
範囲第5項寸たは第8項記載の変換回路装置。 10、平衡抵抗(8)および帰還結合抵抗(3)が同じ
大きさであって同じ構造で実現づれ、同じ仕方で平衡制
御回路(23)に接続きれている特許請求の範囲第9項
記載の変換回路装置。 11、少なくとも1つの分離インピーダンスが分離容量
として構成されている特許請求の範囲第8項ないし第1
0項のいずれかに記載の変換回路装置。 12、分離容量がそれぞれ、少なくとも2つの分割容量
(a、b)の直列接続として構成されており、該2つの
分割容量のうち、前記容量の入力側ならびに出力側接続
端子に対し対置している内部接続端に接続された内部分
割容量(a)を平衡回路により橋絡し、該平衡回路は、
少なくとも前記内部分割容量(a)の入力側もしくは出
力側の端子の直流電圧成分を前記分離容量の入力側端子
の電圧に等化する平衡回路である特許請求の範囲第1]
−項記載の変換回路装置。 ■3. 平衡制御回路を、下限周波数より上の周波数領
域を抑圧する積分器(23)として形成した特許請求の
範囲第8項ないし第12項のいずれかに記載の変換回路
装置。 14、容岱、性分圧器として構成された電圧変換器(2
8)の出力信号を処理するように接H11された特許請
求の範囲第8項ないし第13項のいずれかにML載の変
換回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH515283 | 1983-09-22 | ||
| CH5152/83-8 | 1983-09-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089106A true JPS6089106A (ja) | 1985-05-20 |
Family
ID=4288805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59195894A Pending JPS6089106A (ja) | 1983-09-22 | 1984-09-20 | 入力電圧を比例出力信号に変換するための回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4754224A (ja) |
| EP (1) | EP0135759B1 (ja) |
| JP (1) | JPS6089106A (ja) |
| CA (1) | CA1214229A (ja) |
| DE (1) | DE3472871D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573849B2 (ja) * | 1995-11-10 | 2004-10-06 | 富士通株式会社 | 増幅回路 |
| DE10247208A1 (de) * | 2002-10-10 | 2004-04-22 | Infineon Technologies Ag | Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen |
| CN108225479B (zh) * | 2016-12-12 | 2021-12-24 | 中国航空工业集团公司西安航空计算技术研究所 | 航空油量传感器交流正弦可变激励源发生电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1277953A (en) * | 1969-09-17 | 1972-06-14 | Atv Network Ltd | Improvements in variable attenuators |
| FR2092641B1 (ja) * | 1970-06-07 | 1974-03-15 | Comp Generale Electricite | |
| US3863173A (en) * | 1974-06-03 | 1975-01-28 | Gen Electric | Amplifier circuit for minimizing voltage offset |
| DE2650583B2 (de) * | 1976-09-02 | 1978-06-15 | The Marconi Co. Ltd., Chelmsford, Essex (Grossbritannien) | Dämpfungsschaltung |
| US4383229A (en) * | 1981-07-20 | 1983-05-10 | Circuit Research Labs | Resonant filter clipper circuit |
| CH662222A5 (de) * | 1983-08-18 | 1987-09-15 | Bbc Brown Boveri & Cie | Verstaerkerschaltung. |
| EP0162315B1 (de) * | 1984-05-15 | 1989-12-06 | BBC Brown Boveri AG | Analog-Digital-Wandler |
-
1984
- 1984-08-09 EP EP84109467A patent/EP0135759B1/de not_active Expired
- 1984-08-09 DE DE8484109467T patent/DE3472871D1/de not_active Expired
- 1984-09-17 CA CA000463416A patent/CA1214229A/en not_active Expired
- 1984-09-20 JP JP59195894A patent/JPS6089106A/ja active Pending
-
1987
- 1987-01-29 US US07/008,160 patent/US4754224A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3472871D1 (en) | 1988-08-25 |
| CA1214229A (en) | 1986-11-18 |
| EP0135759A2 (de) | 1985-04-03 |
| EP0135759A3 (ja) | 1985-06-12 |
| US4754224A (en) | 1988-06-28 |
| EP0135759B1 (de) | 1988-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61226651A (ja) | エンタルピー応答装置用の制御回路 | |
| KR20050074516A (ko) | 정전압 회로 | |
| JPH01265168A (ja) | 電流測定装置 | |
| US5760571A (en) | Power supply damping circuit and method | |
| US5053697A (en) | Input circuit for an electrical energy meter | |
| US4646002A (en) | Circuit for high impedance broad band probe | |
| JPH0112411Y2 (ja) | ||
| US5606250A (en) | Measurement device with common mode current cancellation | |
| US5789971A (en) | Protection circuit and method for power transistors, voltage regulator using the same | |
| US5264786A (en) | Electrical device for measuring electrical parameters | |
| JPS6355289B2 (ja) | ||
| US5103390A (en) | AC load simulator | |
| CN111913027A (zh) | 一种应用于电力电子变压器的高压宽频的电压检测电路 | |
| US2895059A (en) | Floating power supply circuit | |
| CA1214229A (en) | Circuit arrangement for converting an input voltage into a proportional output signal | |
| Srinivasan | Synthesis of transfer functions using the operational amplifier pole | |
| US2694113A (en) | Transistor amplifier with conjugate input and output impedances | |
| JPS5916835Y2 (ja) | 電子機器の入力回路 | |
| EP0768747B1 (en) | Rectifier circuit | |
| Maundy et al. | A novel differential high-frequency CFA integrator | |
| Choma | Simplified design guidelines for dominant pole amplifiers peaked actively by emitter or source followers | |
| US20240418747A1 (en) | High-speed sensing based on analog twin circuit | |
| JP3999303B2 (ja) | 電流検出装置 | |
| Shigehiro et al. | A simulation of high‐frequency mutually coupled circuit using bipolar transistors | |
| US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit |