JPS608937A - 入出力装置制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明はマイクロプログラム制御式入出力制御装置に係
り、特に続出専用メモリに格納されているマイクロプロ
グラムの修正を可能とする入出力装置制御方式の改良に
関す。

（ｂｌ　技術の背景 中央処理装置の指示に基づき入出力装置を制御する入出
力制御装置において、続出専用メモリに格納されたマイ
クロプログラムを前記中央処理装置から伝達されるアド
レスに従って順次読出し、読出されたデータを制御下に
ある入出力装置に伝達して所要の動作を行わせるマイク
ロプログラム制御方式が広く使用されている。

（Ｃ）　従来技術と問題点 第１図は従来ある入出力装置制御方式の一例を示す図で
ある。第１図において、続出専用メモリＲＯＭには入出
力装置ＩＯを制御するマイクロプログラムが格納されて
いる。図示されぬ中央処理装置から伝達されるアドレス
ａ１は、選択回路５ＥＬＩを介して続出専用メモリＲＯ
Ｍに入力される。続出専用メモリＲＯＭのアドレスａ１
から読出されたデータｄ１は、選択回路Ｓ　Ｅ　Ｌ　２
および入出力制御論理部ＣＴＬを介して入出力装置１０
に伝達され、所要の動作を行わせる。なお入出力制御論
理部ＣＴ　Ｌにおいては、照合回路ＭＡＴＩがデータｄ
１に含まれるファンクション部ｄ２を、固定パターン発
生回路ＰＧが発生するマイクロプログラムのジャンプを
示す固定パターンｄ３と照合する。通常入出力装置制御
様のマイクロプログラムを格納する読出専用メモリＲＯ
Ｍに入力されるアドレスａ１は単調増加する場合が多い
が、若しジャンプする場合には照合回路ＭＡＴＩが両者
の一致を検出して照合信号ｍ１を出力し、選択回路ＳＥ
Ｌ　１に入力する。照合信号ｍ１を入力された選択回路
５ＥＬ１は、中央処理装置から入力されるアドレスａ１
の代わりにデータｄ１に含まれるジャンプ先アドレスａ
２を選択し、続出専用メモリＲＯＭに入力する。その結
果続出専用メモリＲＯＭからは、ジャンプ先アドレスａ
２から読出されたデータｄ１が選択回路５ＥＬ２および
入出力制御論理部ＣＴＬを介して入出力装置１０に伝達
される。介入出力装置１０の制御方式を変更する為に、
読出専用メモリＲＯＭから読出されるマイクロプログラ
ムの一部データを変更する必要が生じた場合、続出専用
メモリＲＯＭ上の修正個所を示す修正アドレスａ３と、
該修正個所の修正済みデータｄ４とを各アドレスａ４に
格納する随時書込読出メモリＲＡＭＩを設けている。随
時書込読出メモリＲＡＭＩは、高速のクロック信号ｃｌ
ｋｌにより循環的に歩進する計数回路ＣＮＴから入力さ
れるアドレスａ４から修正アドレスａ３および修正済み
データｄ４を順次読出し、修正アドレスａ３は照合回路
ＭＡＴ２に、また修正済みデータｄ４は選択回路５ＥＬ
２に伝達する。照合回路ＭＡＴ２は、続出専用メモリＲ
ＯＭに入力されるアドレスａ１を随時書込読出メモリＲ
ＡＭＩから順次読出される総ての修正アドレスａ３と照
合し、両者の一致を検出すると照合信号ｍ２を選択回路
５ＥＬ２に伝達する。照合信号ｍ２を伝達された選択回
路５ＥＬ２は、続出専用メモリＲＯＭから読出されるデ
ータｄ１の代わりに、随時書込読出メモリＲＡＭＩから
伝達される修正済みデータｄ４を選択し、入出力制御論
理部ＣＴＬを介して入出力装置■０に伝達する。

以上の説明から明らかな如く、従来ある入出力装置制御
方式においては、続出専用メモリＲＯＭから読出される
マイクロプログラムの一部データを修正する為に、修正
アドレスａ３と修正済みデータｄ４とを総て随時書込読
出メモリＲＡＭＩに格納し、続出専用メモリＲＯＭにア
ドレスａ１が入力される度に、随時書込読出メモリＲＡ
ＭＩから高速に読出される総ての修正アドレスａ３およ
び修正済みデータｄ４と照合する必要があり、高速のク
ロック信号ｃｌｋｌにより動作する計数回路ＣＮＴｌ、
随時書込読出メモリＲＡＭＩおよび照合回路ＭＡＴ２を
必要とし、当該入出力制御装置の経済性を損なう結果と
なる。また仮に高速の計数回路ＣＮＴ１、随時書込読出
メモリＲＡＭＩおよび照合回路ＭＡＴ２を使用した場合
にも、修正個所が増加するに伴い照合回路ＭＡＴ２の照
合時間は増加し、入出力装置■０の制御能力の低下と来
す欠点があった。

ｆｄｌ　発明の目的 本発明の目的は、前述の如き従来ある入出力装置制御方
式の欠点を除去し、当該入出力制御装置の経済性および
制御能力を損なうこと無くマイクロブログラムを修正可
能とする手段を実現することに在る。

（８１発明の構成 この目的は、読出専用メモリに格納されたマイクロプロ
グラムを順次読出し、制御下にある入出力装置を制御す
る入出力制御装置において、前記読出専用メモリの各ア
ドレスに格納されたデータに対する修正の有無を示す識
別フラグを前記各アドレスに対応して格納する第一のメ
モリと、前記続出専用メモリの修正個所を示すアドレス
と該修正個所の修正済みデータとを該修正個所を示すア
ドレス順に格納する第二のメモリと、前記第一のメモリ
から読出される前記識別フラグにより前記続出専用メモ
リから読出されるデータと前記第二のメモリから読出さ
れる前記修正済みデータとの何れかを選択する選択手段
と、前記読出専用メモリに入力されるアドレスと前記第
二のメモリから読出される前記修正個所を示すアドレス
とを比較し、前記続出専用メモリに入力されるアドレス
以上且つ最も近い前記修正個所を示すアドレスが読出さ
れる如く前記第二のメモリに入力されるアドレスを制御
する手段とを設け、前記続出専用メモリからデータを読
出して前記選択手段に伝達すると共に前記第一のメモリ
から対応する前記識別フラグを読出して前記選択手段に
入力し、該入力された識別フラグが無修正を示す場合に
は前記続出専用メモリから伝達されたデータを選択して
前記入出力装置を制御し、前記入力された識別フラグが
修正済みを示す場合には前記第二のメモリから予め伝達
されている前記修正済みデータを選択して前記入出力装
置を制御することにより達成される。

ｆｆｌ　発明の実施例 以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による入出力装置制御方式を
示す図である。なお、全図を通じて同一符号は同一対象
物を示す。第２図においては、第１図におけるが如き高
速のクロック信号ｃ　Ｉｋｌにより動作する計数回路Ｃ
ＮＴ１および照合回路ＭＡＴ２は設けられておらず、随
時書込続出メモリＲＡＭＩと、比較回路ＣＬＣと、クロ
ック信号Ｃ１ｋに比較して低速に設定可能なりロック信
号ＣＩｋ２により動作する可逆計数回路ＣＮＴ２とが設
けられている。随時書込続出メモリＲＡＭ２には、読出
専用メモリＲＯＭの各アドレスａ１に格納されているデ
ータｄ１が修正済みか否がを示す識別フラグｆが、各ア
ドレスａ１に格納されており、続出専用メモリＲＯＭか
らデータｄ１が読出されると共に、随時書込続出メモリ
ＲＡＭ２からは該データｄ１に対する修正の有無を示す
識別フラグｆが読出され、選択回路５ＥＬ２に入力され
る。また比較回路ＣＬＣは、続出専用メモリＲＯＭに入
力されるアドレスａ１と、随時書込読出メモリＲＡＭＩ
から読出される修正アドレスａ３とを比較し、条件ａｌ
＞ａ３が成立した場合には計数回路ＣＮＴ２に歩進信号
ｓ１を伝達する。歩進信号ｓ１を受信した計数回路ＣＮ
Ｔ２は、クロック信号ｃｌｋ２により歩進し、随時書込
読出メモリＲＡＭＩに伝達するアドレスａ４を順次増加
させる。第１図におけると同様に、随時書込続出メモリ
ＲＡＭＩには修正アドレスａ３が昇順となる様に格納さ
れている為、アドレスａ４の増加と共に随時書込読出メ
モリＲＡＭＩから読出される修正アドレスａ３は順次増
加し、遂にアドレス８１以上となる。比較回路ＣＬＣは
、条件ａ１≦ａ３が成立すると直ちに歩進信号Ｓ１を停
止し、可逆計数回路ＣＮＴ２を停止させる。その結果随
時書込読出メモリＲＡＭＩからは条件ａ１≦ａ３が成立
した最初の修正アドレスａ３と対応する修正済みデータ
ｄ４が読出された状態となる。一方アドレスａ１と修正
アドレスａ３とを比較した結果条件ａｌ＜ａ３が成立し
た場合には、比較回路ＣＬＣは計数回路ＣＮＴ２に後退
信号Ｓ２を伝達する。

後退信号Ｓ２を受信した計数回路ＣＮＴ２は、クロック
信号ｃｌｋ２により逆方向に歩進し、随時書込読出メモ
リＲＡＭＩに伝達するアドレスａ４を順次減少させる。

その結果アドレスａ４の減少と共に随時書込読出メモリ
ＲＡＭＩから読出される修正アドレスａ３は順次減少し
、遂にアドレス８１未満となる。比較回路ＣＬＣは、条
件ａｌ＞ａ３が成立すると計数回路ＣＮＴ２に伝達する
後退信号ｓ２を歩進信号ｓ１に切替える。歩進信号ｓ１
を受信した計数回路ＣＮＴ２は、前述と同様に歩進して
随時書込読出メモリＲＡＭＩから読出される修正アドレ
スａ３を順次増加させ、比較回路ＣＬＣは条件ａ１≦ａ
３が成立すると直ちに歩進信号ｓ１を停止して可逆計数
回路ＣＮＴ２を停止させる。その結果随時書込読出メモ
リＲＡＭＩからは条件ａ１≦ａ３が成立した最初の修正
アドレスａ３と対応する修正済みデータｄ４が読出され
る。当初初期状態においては可逆計数回路ＣＮＴ２から
出力されるアドレスａ４はＯに設定され、随時書込読出
メモリＲＡＭＩからは最初の修正アドレスａ３と修正済
みデータｄ４とが読出されている。かかる状態で入出力
装置ｒｏの制御が開始され、図示されぬ中央処理装置か
らアドレスａ１が入力されると、続出専用メモリＲＯＭ
からデータｄ１が読出されると共に、随時書込読出メモ
リＲＡＭ２から対応する識別フラグｆが読出される。

識別フラグｆが無修正を示す限り、選択回路５ＥＬ２は
データｄ１を選択し、入出力装置ｒｏに伝達する。アド
レスａ１が順次増加し、最初の修正アドレスａ３に達す
ると、続出専用メモリＲＯＭからは未修正のデータｄ１
が読出されると共に、随時書込続出メモリＲＡＭ２から
は修正済みを示す識別フラグｒが読出される。今回は選
択回路５ＥＬ２はデータｄ１の代わりに随時書込読出メ
モＵ　ＲＡ　Ｍ　１から読出されている修正済みデータ
ｄ４を選択し、入出力装置ｒｏに伝達する。次のアドレ
スａ１が読出専用メモリＲＯＭに入力されると、比較回
路ＣＬＣは条件ａ　ｌ　＞ａ　３の成立を検出し、計数
回路ＣＮＴ２に歩進信号Ｓ１を伝達して計数回路ＣＮＴ
２を一歩進させる。その結果随時書込読出メモリＲＡＭ
Ｉからは次の修正アドレスａ３と修正済みデータｄ４が
読出される。比較回路ＣＬＣは条件ａ１≦ａ３の成立を
検出し、歩進信号Ｓ１を停止させ計数回路ＣＮＴ２の歩
進を停止させる。かかる状態で続出専用メモリＲＯＭに
入力されるアドレスａ１が順次増加し、二番目の修正ア
ドレスａ３に達すると前述と同様の過程１ により選択回路Ｓ　Ｅ　Ｌ　２は未修正データｄ１の代
わりに随時書込読出メモリＲＡＭＩから読出されている
修正済みデータｄ４を選択し、入出力装置ＩＯに伝達す
る。以下同様にして比較回路ＣＬＣおよび可逆計数回路
ＣＮＴ２は随時書込読出メモＩＪＲＡＭＩから次の修正
アドレスａ３と修正済みデータｄ４とが読出される様に
アドレスａ４を設定し、読出専用メモリＲＯＭに入力さ
れるアドレスａ１が修正アドレスａ３に達すると、随時
書込続出メモリＲＡＭ２から修正済みを示す識別フラグ
ｆが読出されて選択回路Ｓ　Ｅ　Ｌ　２に修正済みデー
タｄ４を選択させる。なお入出力制御論理部ＣＴ　Ｌが
第１図におけると同様の過程でマイクロプログラムのジ
ャンプを検出し、選択回路ＳＥＬ　１にジャンプ先アド
レスａ２を選択させた場合にも、比較回路ＣＬ　Ｃおよ
び可逆計数回路ＣＮＴ２はジャンプ先アドレスａ２を対
象に随時書込読出メモ＋Ｊ　ＲＡ　Ｍ　１から次の修正
アドレスａ３と修正済みデータｄ４とが読出される様に
アドレスａ４を設定する。

２ 以上の説明から明らかな如く、本実施例によれば、マイ
クロプログラムの読出し過程において随時書込読出メモ
リＲＡＭ１からは常に次の修正アドレスａ３および修正
済みデータｄ４が読出され、読出専用メモリＲＯＭに入
力されるアドレスａ１が前記修正アドレスａ３に達する
と随時書込読出メモリＲＡＭＩから修正済みを示す識別
フラグｆが読出され、選択回路５ＥＬ２に続出専用メモ
リＲＯＭから読出される未修正データｄ１の代わりに修
正済みデータｄ４を選択させ、入出力装置■０に伝達す
る。従って修正済みデータｄ４への切替えは選択回路５
ＥＬ２の選択動作を経由するのみで迅速に行われ、随時
書込読出メモリＲＡＭＩを設定する計数回路ｃＮＴ２は
低速のクロック信号ｃ　ｌｋ２で動作可能となる。前述
の如く入出力装置■０を制御するマイクロプログラムに
おいては、続出専用メモリＲＯＭに入力されるアドレス
ａ１は概ね単調増加の傾向を辿り、ジャンプ先アドレス
ａ２が出現する機会は少ないので、比較回路ＣＬＣおよ
び可逆計数回路ＣＮＴ２の随時書込読出メモリＲＡＭＩ
の設定に要する時間も僅少となる。

なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば入出力制御装置の構成は図示されるものに限定される
ことは無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。

（ｇｌ　発明の効果 以上、本発明によれば、前記入出力制御装置において、
経済性および制御能力をを損なうこと無くマイクロプロ
グラムの修正が可能となる。

【図面の簡単な説明】

第１図は従来ある入出力装置制御方式の一例を示す図、
第２図は本発明の一実施例による入出力装置制御方式を
示す図である。 図において、ａｌおよびａ４はアドレス、ａ２はジャン
プ先アドレス、ａ３は修正アドレス、ＣＬＣは比較回路
、ｃｌｋｌは高速のクロック信号、ｃｌｋ２は低速のク
ロック信号、ＣＮＴ１は計数回路、ＣＮＴ２は可逆計数
回路、ＣＴＬは入出力５ 制御論理部、ｄｌはデータ、ｄ２はファンクション部、
ｄ３は固定パターン、ｄ４は修正済みデータ、ｆは識別
フラグ、１０は入出力装置、ｍｌおよびｍ２は照合信号
、ＭへＴ１およびＭＡＴ２は照合回路、ＰＧは固定パタ
ーン発生回路、ＲＡＭ１およびＲＡＭ２は随時書込続出
メモリ、ＲＯＭは読出専用メモリ、Ｓｌは歩進信号、Ｓ
２は後退信号、５ＥＬＩおよび５ＥＬ２ば選択回路、を
示す。 ６ 竿　１　図 箒　２　冴

Claims (1)

【特許請求の範囲】
1. 続出専用メモリに格納されたマイクロプログラムを順次
   読出し、制御下にある入出力装置を制御する入出力制御
   装置において、前記続出専用メモリの各アドレスに格納
   されたデータに対する修正の有無を示す識別フラグを前
   記各アドレスに対応して格納する第一のメモリと、前記
   続出専用メモリの修正個所を示すアドレスと該修正個所
   の修正済みデータとを該修正個所を示すアドレス順に格
   納する第二のメモリと、前記第一のメモリから読出され
   る前記識別フラグにより前記続出専用メモリから読出さ
   れるデータと前記第二のメモリから読出される前記修正
   済みデータとの何れかを選択する選択手段と、前記続出
   専用メモリに入力されるアドレスと前記第二のメモリか
   ら読出される前記修正個所を示すアドレスとを比較し、
   前記読出専用メモリに入力されるアドレス以上且つ最も
   近い前記修正個所を示すアドレスが読出される如く前記
   第二のメモリに入力されるアドレスを制御する手段とを
   設け、前記続出専用メモリからデータを読出して前記選
   択手段に伝達すると共に前記第一のメモリから対応する
   前記識別フラグを読出して前記選択手段に人力し、該入
   力された識別フラグが無修正を示す場合には前記続出専
   用メモリから伝達されたデータを選択して前記入出力装
   置を制御し、前記入力された識別フラグが修正済みを示
   す場合には前記第二のメモリから予め伝達されている前
   記修正済みデータを選択して前記入出力装置を制御する
   ことを特徴とする入出力装置制御方式。