JPS609023A - スイツチ再現方式 - Google Patents
スイツチ再現方式Info
- Publication number
- JPS609023A JPS609023A JP11556883A JP11556883A JPS609023A JP S609023 A JPS609023 A JP S609023A JP 11556883 A JP11556883 A JP 11556883A JP 11556883 A JP11556883 A JP 11556883A JP S609023 A JPS609023 A JP S609023A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- drive
- matrix
- state
- matrix switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ｂ）、従来技術の問題点
従来技術に依るとマトリクス・スイッチ等のスイッチ状
態の確認方法としては、サブ・メモリ等を使用する別系
統の機器を用いて表示し、確認していた。
態の確認方法としては、サブ・メモリ等を使用する別系
統の機器を用いて表示し、確認していた。
第１図は従来のスイッチ再現方式の一実施例を示す図で
ある。
ある。
図中、Ａはマトリクス・スイッチでスイッチ部がＸｌ、
Ｘ２、Ｘ３−−−Ｘｎのｎピント、Ｙｌ、Ｙ２、Ｙ３・
・・Ｙｍのｍピントのマトリクス構造であり、駆動方式
はＸ、Ｙの両方に駆動情報を入力した線の交点のスイッ
チＳＷがＯＮする方式である。ＢはＸ、Ｙの駆動線を動
作させる駆動回路及びメモリから構成される装置で、Ｃ
は制御回路でメモリを有している。
Ｘ２、Ｘ３−−−Ｘｎのｎピント、Ｙｌ、Ｙ２、Ｙ３・
・・Ｙｍのｍピントのマトリクス構造であり、駆動方式
はＸ、Ｙの両方に駆動情報を入力した線の交点のスイッ
チＳＷがＯＮする方式である。ＢはＸ、Ｙの駆動線を動
作させる駆動回路及びメモリから構成される装置で、Ｃ
は制御回路でメモリを有している。
以下図に従って従来のスイッチ再現方式の詳細を説明す
る。
る。
今任意のスイッチをＯＮにする時、制御回路Ｃは対応す
るＸ線、Ｙ線を選択（例えばＸ４、Ｙ５）する。
るＸ線、Ｙ線を選択（例えばＸ４、Ｙ５）する。
此れを装置Ｂに伝え、装置Ｂのメモリに記憶し、駆動回
路を動作させ、駆動パルスを送出する。
路を動作させ、駆動パルスを送出する。
此の結果交点（α点）のスイッチがＯ’Ｎとなる。
此の様に従来の方式では装置Ｂの電源が断となった場合
、其のメモリが消える為、別電源で動作する制御回路Ｃ
を設置し、此の制御回路Ｃに動作させようとする制御線
の状態を記憶しておき、この制御回路Ｃからデータを装
置Ｂに転送して停電前の状態を復元する様にしていた。
、其のメモリが消える為、別電源で動作する制御回路Ｃ
を設置し、此の制御回路Ｃに動作させようとする制御線
の状態を記憶しておき、この制御回路Ｃからデータを装
置Ｂに転送して停電前の状態を復元する様にしていた。
以上説明した様に従来の方式では停電時にスイッチの状
態が全てＯＦＦとなり、停電回復した時に、停電前のス
イッチの状態に戻らないので、別電源で動作するメモリ
付きの制御回路Ｃを使用して停電前のスイッチの状態に
戻さなければならないと云う欠点があった。
態が全てＯＦＦとなり、停電回復した時に、停電前のス
イッチの状態に戻らないので、別電源で動作するメモリ
付きの制御回路Ｃを使用して停電前のスイッチの状態に
戻さなければならないと云う欠点があった。
（Ｃ）９発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
停電復旧と共に停電前の状態に戻るスイッチ再現方式を
提供することである。
停電復旧と共に停電前の状態に戻るスイッチ再現方式を
提供することである。
（ｄ）２発明の構成
上記の目的は本発明によれば、マトリクス・スイッチ群
と前記マトリクス・スイ・フチ群の駆動線にオン・オフ
−の駆動電流を流す駆動部より構成されるマトリクス・
ス任ノチ回路に於いて、前記駆動電流を分岐してラッチ
ング・リード・リレーを動作させて記憶し、前記７１−
リクス・スイ・フチ群のスイッチ状態を外部よりの信号
により前記う・ノチング・リードリレーの動作状態を読
み取り前記駆動線に再び駆動電流を流すことにより前記
マトリクス・スイッチ群のスイッチ状態を復元すること
を特徴とするスイッチ再現方式を提供することにより達
成される。
と前記マトリクス・スイ・フチ群の駆動線にオン・オフ
−の駆動電流を流す駆動部より構成されるマトリクス・
ス任ノチ回路に於いて、前記駆動電流を分岐してラッチ
ング・リード・リレーを動作させて記憶し、前記７１−
リクス・スイ・フチ群のスイッチ状態を外部よりの信号
により前記う・ノチング・リードリレーの動作状態を読
み取り前記駆動線に再び駆動電流を流すことにより前記
マトリクス・スイッチ群のスイッチ状態を復元すること
を特徴とするスイッチ再現方式を提供することにより達
成される。
（ｅ）０発明の実施例
本発明はスイッチ状態の再現方式としてスイ・ノチ駆動
回路に不揮発性メモリによる記憶素子〔ラッチング・リ
ード・リレー（メモリード）〕等を使用し、スイッチ駆
動情報送出時に其の情報を記憶し、電源断、パネル入れ
替え等の場合駆動制御をしてスイッチの状態を再現する
ものである。
回路に不揮発性メモリによる記憶素子〔ラッチング・リ
ード・リレー（メモリード）〕等を使用し、スイッチ駆
動情報送出時に其の情報を記憶し、電源断、パネル入れ
替え等の場合駆動制御をしてスイッチの状態を再現する
ものである。
第２図は本発明の一実施例を示す図である。
図中、Ｂｏはラッチング・リード・リレーを使用した駆
動回路で、ＲＬはラッチング・リード・リレー、ｒｌば
其の接点、ＡＭＰＩ、ＡＭＰ２は夫々アンプ、Ｃ”は制
御部回路であり、其の他の記号、数字は第１図と同じで
ある。
動回路で、ＲＬはラッチング・リード・リレー、ｒｌば
其の接点、ＡＭＰＩ、ＡＭＰ２は夫々アンプ、Ｃ”は制
御部回路であり、其の他の記号、数字は第１図と同じで
ある。
尚第２図に於いては、Ｘ４の駆動線に関する回路のみを
示しているが、各駆動線毎に駆動回路Ｂ″を設置し、共
通に制御回路Ｃ゛を使用する。
示しているが、各駆動線毎に駆動回路Ｂ″を設置し、共
通に制御回路Ｃ゛を使用する。
以下第２図に従って本発明の詳細な説明する。
希望するスイッチをＯＮとする時は、対応するＸ線、Ｙ
線を選択し、此れに駆動パルスを印加し、交点のスイッ
チをＯＮとする。
線を選択し、此れに駆動パルスを印加し、交点のスイッ
チをＯＮとする。
同時に駆動パルスは駆動回路Ｂ′のアンプＡＭＰ１経由
ランチング・リード・リレーＲＬを動作させる。此の結
果ラッチング・リード・リレーＲＬの接点ｒｌが閉じ、
此の状態は記憶される。
ランチング・リード・リレーＲＬを動作させる。此の結
果ラッチング・リード・リレーＲＬの接点ｒｌが閉じ、
此の状態は記憶される。
停電復旧となると制御回路Ｃ°が動作し、其の出力はア
ンプＡＭＰ ２、オア・ゲートＧを経由して駆動線Ｘ４
に駆動パルスを送出する。此の動作は各駆動線に対し同
時に行われ、マトリクス・スイッチの状態は停電前の状
態に復旧する。
ンプＡＭＰ ２、オア・ゲートＧを経由して駆動線Ｘ４
に駆動パルスを送出する。此の動作は各駆動線に対し同
時に行われ、マトリクス・スイッチの状態は停電前の状
態に復旧する。
（ｆ）９発明の効果
以上詳細に説明した様に本発明によれば、停電復旧と共
に停電前の状態に戻ることが出来、又マトリクス・スイ
ッチ・パネルの入れ替えを行っても入れ替え前の状態に
復元出来ると云う大きい効果がある。
に停電前の状態に戻ることが出来、又マトリクス・スイ
ッチ・パネルの入れ替えを行っても入れ替え前の状態に
復元出来ると云う大きい効果がある。
第１図は従来のスイッチ再現方式の一実施例を示す図で
ある。 第２図は本発明の一実施例を示す図である。 図中、Ａはマトリクス・スイッチでスイッチ部がＸｌ、
Ｘ２、Ｘ３ ・−−Ｘｎのｎビット、Ｙｌ、Ｙ２、Ｙ３
・・・Ｙｍのｍビットのマトリクス構造であり、ＢはＸ
、Ｙの駆動線を動作させる駆動回路及びメモリから構成
される装置で、Ｃはメモリを内臓する制御回路、Ｂｏは
本発明によるラッチング・リード・リレーを使用した駆
動回路で、ＲＬはラッチング・リード・リレー、ｒｌは
其の接点、Ａ Ｍ Ｐ １、ＡＭＰ２は夫々アンプ、Ｃ
′は制御回路である。
ある。 第２図は本発明の一実施例を示す図である。 図中、Ａはマトリクス・スイッチでスイッチ部がＸｌ、
Ｘ２、Ｘ３ ・−−Ｘｎのｎビット、Ｙｌ、Ｙ２、Ｙ３
・・・Ｙｍのｍビットのマトリクス構造であり、ＢはＸ
、Ｙの駆動線を動作させる駆動回路及びメモリから構成
される装置で、Ｃはメモリを内臓する制御回路、Ｂｏは
本発明によるラッチング・リード・リレーを使用した駆
動回路で、ＲＬはラッチング・リード・リレー、ｒｌは
其の接点、Ａ Ｍ Ｐ １、ＡＭＰ２は夫々アンプ、Ｃ
′は制御回路である。
Claims (1)
- 【特許請求の範囲】 マトリクス・スイッチ群と前記マトリクス・スイッチ群
の駆動線にオン・オフの駆動電流を流す駆動部より構成
されるマトリクス・スイッチ回路に於いて、前記駆動電
流を分岐してラッチング・リード・リレーを動作させて
記憶し、前記マトリクス・スイッチ群のスイッチ状態を
外部よりの信号により前記ラッチング・リード・リレー
の動作状態を読み取り前記駆動線に再び駆動電流を流す
ことにより前記マトリクス・スイッチ群のスイッチ状態
を復元することを特徴とするスイッチ再現方式。 クス・スイッチ等のスイッチ状態の再現駆動方式％式％
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11556883A JPS609023A (ja) | 1983-06-27 | 1983-06-27 | スイツチ再現方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11556883A JPS609023A (ja) | 1983-06-27 | 1983-06-27 | スイツチ再現方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609023A true JPS609023A (ja) | 1985-01-18 |
Family
ID=14665777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11556883A Pending JPS609023A (ja) | 1983-06-27 | 1983-06-27 | スイツチ再現方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609023A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH095798A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | 光スイッチ制御回路 |
-
1983
- 1983-06-27 JP JP11556883A patent/JPS609023A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH095798A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | 光スイッチ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2629697B2 (ja) | 半導体記憶装置 | |
| EP0679996A3 (en) | Semiconductor memory device and its driving method | |
| KR920006974A (ko) | 다이너믹형 반도체기억장치 | |
| JP2003242764A5 (ja) | ||
| JPH0453004A (ja) | 磁気ヘッド装置 | |
| KR980007514A (ko) | 사진 필름의 자기 기록측에 데이터를 기록하고 재생하는 장치 | |
| JPH02282981A (ja) | トラッキングサーボ装置 | |
| JPS62129905A (ja) | フロツピ−デイスク装置の磁気ヘツド駆動回路 | |
| US3550100A (en) | Information storage control apparatus for a magnetic core memory | |
| KR100336742B1 (ko) | 어드레스디코더 | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| KR900005131Y1 (ko) | Cd플레이어와 데크의 상호 녹음 제어회로 | |
| US3444534A (en) | Word select and character inhibit memory system | |
| JPS58155556A (ja) | 磁気記録再生装置 | |
| JPH0142162Y2 (ja) | ||
| JPS6441599A (en) | Time switch circuit | |
| JPH0353284Y2 (ja) | ||
| JPH03157805A (ja) | フレキシブルディスク装置 | |
| JPS58144928A (ja) | 電源制御方式 | |
| JPS58159102A (ja) | 系統制御装置 | |
| JPH06251492A (ja) | 磁気ディスク装置 | |
| JPS58144926A (ja) | 電源制御方式 | |
| JPS6111391B2 (ja) | ||
| JPS61260475A (ja) | 磁気デイスク装置の制御回路 | |
| JPS59126396U (ja) | 磁気記録再生装置 |