JPS6097654A - 封止型半導体装置 - Google Patents
封止型半導体装置Info
- Publication number
- JPS6097654A JPS6097654A JP58205519A JP20551983A JPS6097654A JP S6097654 A JPS6097654 A JP S6097654A JP 58205519 A JP58205519 A JP 58205519A JP 20551983 A JP20551983 A JP 20551983A JP S6097654 A JPS6097654 A JP S6097654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- plating
- inner lead
- lead portion
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は封止型半導体装置に関するもので、特にその
リードフレームの形状ニ係る。
リードフレームの形状ニ係る。
従来、封止型半導体装置としては、例えば第１図および
第２図に示すような樹脂封止型のものが広く用いられて
いる。図において、１ｌｉｄリードフレームによシ構成
された半導体素子取着部（アイランド）、１２はこの半
導体素子取着部１１に固着される半導体素子（ペレット
）、１３はこのペレット１２の電極を導出するリードフ
レーム、１４は上記リードフレーム１３のインナーリー
ド部１３ａとペレット１２の電極とを電気的に接続する
ための金（ＡＬＩ ）あるいはアルミニウム（Ａｔ）等
からなる余端線（デンディングワイヤ）、１５は樹脂製
の外囲器、１６はボンｆ４ングワイヤ１４とインナーリ
ード部１．１ｍｍトランディングするための銀（Ａｇ
）メッキ領域である。なお、１３ｂＬｒｉプリント基板
等に挿入されるアウターリード部を示している。
第２図に示すような樹脂封止型のものが広く用いられて
いる。図において、１ｌｉｄリードフレームによシ構成
された半導体素子取着部（アイランド）、１２はこの半
導体素子取着部１１に固着される半導体素子（ペレット
）、１３はこのペレット１２の電極を導出するリードフ
レーム、１４は上記リードフレーム１３のインナーリー
ド部１３ａとペレット１２の電極とを電気的に接続する
ための金（ＡＬＩ ）あるいはアルミニウム（Ａｔ）等
からなる余端線（デンディングワイヤ）、１５は樹脂製
の外囲器、１６はボンｆ４ングワイヤ１４とインナーリ
ード部１．１ｍｍトランディングするための銀（Ａｇ
）メッキ領域である。なお、１３ｂＬｒｉプリント基板
等に挿入されるアウターリード部を示している。
上記のような樹脂封止型半導体装置は、以下に記すよう
にして組立てられる。まず、１枚の金属板（例えばＮ１
（４２％）−ｒｅ（５８％）合金。
にして組立てられる。まず、１枚の金属板（例えばＮ１
（４２％）−ｒｅ（５８％）合金。
Ｃｕ合金）を打抜きあるいは化学処理によシ所定の形状
に成形してリードフレーム１３を形成する。次に、−ン
ディングワイヤ１４下結線するインナーリード部１３ａ
のデンディング面側にＭ３図（−） 、 （ｂ）に示す
ように選択的にＡｇメッキを施す。なお、図において（
ｂ）図は（、）図のＡ −Ａ’線に沿った断面図である
。次に、ベレット１２を上記リードフレーム１３のベレ
ット取着８１１に接着し、ベレット１２の電極とＡｇメ
ッキ領域１６とをぎンディングワイヤ１４で結線する。
に成形してリードフレーム１３を形成する。次に、−ン
ディングワイヤ１４下結線するインナーリード部１３ａ
のデンディング面側にＭ３図（−） 、 （ｂ）に示す
ように選択的にＡｇメッキを施す。なお、図において（
ｂ）図は（、）図のＡ −Ａ’線に沿った断面図である
。次に、ベレット１２を上記リードフレーム１３のベレ
ット取着８１１に接着し、ベレット１２の電極とＡｇメ
ッキ領域１６とをぎンディングワイヤ１４で結線する。
そして、上記ベレット１２．ペレ、ト取付部１１、ボン
ディングワイヤ１４、およびインナーリード部１３ ｍ
ヲトランスファモールドして樹脂製の外囲器１５を形
成する。
ディングワイヤ１４、およびインナーリード部１３ ｍ
ヲトランスファモールドして樹脂製の外囲器１５を形
成する。
ところで、上述した樹脂封止型半導体装置の組立て工程
におけるＡｇメッキ工程では、メッキ装置によってイン
ナーリード部１３ｍの所定範囲内に選択的にメッキを施
しているが、この選択的なメッキ処理はリードフレーム
１３の側面に対しては処理制御が困難であシ、第３図（
、）の一点鎖線で囲んだ領域Ｂを拡大した第４図にハツ
チングで示すようにＡｇメッキがリードフレーム１３の
側面に沿って流れ、アウターリード部１３ｂＫＡｇが付
着してしまう。このような樹脂封止型半導体装置をセッ
ト組立て時にグリント基板へ挿入して半田付作業を行な
うと、この半田が上記リードフレーム１３の側面に形成
されたＡｇメッキ領域の表面に沿って樹脂性の外囲器１
５内に侵入し、がンディングヮイヤ１４を浸して半導体
素子１２の電極とインナーリード部１３ｍとの電気的な
接続を遮断してしまう欠点がある。また、アウターリー
ド部１３ｂｊｌＣＡｇメ、キが付着していると、アウタ
ーリード１３ｂ。
におけるＡｇメッキ工程では、メッキ装置によってイン
ナーリード部１３ｍの所定範囲内に選択的にメッキを施
しているが、この選択的なメッキ処理はリードフレーム
１３の側面に対しては処理制御が困難であシ、第３図（
、）の一点鎖線で囲んだ領域Ｂを拡大した第４図にハツ
チングで示すようにＡｇメッキがリードフレーム１３の
側面に沿って流れ、アウターリード部１３ｂＫＡｇが付
着してしまう。このような樹脂封止型半導体装置をセッ
ト組立て時にグリント基板へ挿入して半田付作業を行な
うと、この半田が上記リードフレーム１３の側面に形成
されたＡｇメッキ領域の表面に沿って樹脂性の外囲器１
５内に侵入し、がンディングヮイヤ１４を浸して半導体
素子１２の電極とインナーリード部１３ｍとの電気的な
接続を遮断してしまう欠点がある。また、アウターリー
ド部１３ｂｊｌＣＡｇメ、キが付着していると、アウタ
ーリード１３ｂ。
１３ｂ間で外囲器１５の外周を介してＡｇの移動（Ａｇ
マイグレーシ、ン現象）が発生し、リードフレーム１３
．１３間が短絡されてしまう欠点がある。
マイグレーシ、ン現象）が発生し、リードフレーム１３
．１３間が短絡されてしまう欠点がある。
上述したように、従来の封止型半導体装置においては、
アウターリード部の側面へのメッキの付着による種々の
現象による信頼性および歩留シの低下が問題となってお
シ、その対策が強く望まれている。
アウターリード部の側面へのメッキの付着による種々の
現象による信頼性および歩留シの低下が問題となってお
シ、その対策が強く望まれている。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、アウターリード部の側面への
メッキの導出を防止して信頼性および歩留シの向上を図
れる封止型半導体装置を提供することである。
その目的とするところは、アウターリード部の側面への
メッキの導出を防止して信頼性および歩留シの向上を図
れる封止型半導体装置を提供することである。
すなわち、この発明においては、半導体装置の各電極を
リードフレームのインナーリード部にボンディンダ接続
し、上記半導体装置およびインナーリード部を外囲器に
封止する封止型半導体装置において、上記リードフレー
ムのインナーリード部にはがンディングを行なうための
メッキ領域を選択的に形成するとともに、このメッキ領
域周辺のインナーリード部側面に切欠部あるいは突出部
の少なくともいずれか一方から成シアウターリード部側
面へのメッキの導出を阻止する阻止領域を設けたもので
ある。
リードフレームのインナーリード部にボンディンダ接続
し、上記半導体装置およびインナーリード部を外囲器に
封止する封止型半導体装置において、上記リードフレー
ムのインナーリード部にはがンディングを行なうための
メッキ領域を選択的に形成するとともに、このメッキ領
域周辺のインナーリード部側面に切欠部あるいは突出部
の少なくともいずれか一方から成シアウターリード部側
面へのメッキの導出を阻止する阻止領域を設けたもので
ある。
以下、この発明の一実施例について図面を参照して説明
する。第５図および第６図において、前記第１図、第２
図と同一構成部には同じ符号を付してその説明は省略す
る。すなわち、前記第１１Ｍおよび第２図におけるリー
ドフレーム１３のインナーリード部り３ｍ側面に、切欠
部１７および突出部１８ ｉ １ ｇ／から成る阻止領
域１９を形成したもので、この阻止領域１９によってイ
ンナーリード部１３ｍのざンディング領域１６へのメッ
キ処理時にインナーリード部１３＊の側面からアウター
リード部１３ｂの側面へのＡｇの導出を阻止するように
して成る。上記阻止領域１９は、金属板からのリードフ
レームの打抜き（あるいは化学処理）形成時に同時に形
成すれば良い。
する。第５図および第６図において、前記第１図、第２
図と同一構成部には同じ符号を付してその説明は省略す
る。すなわち、前記第１１Ｍおよび第２図におけるリー
ドフレーム１３のインナーリード部り３ｍ側面に、切欠
部１７および突出部１８ ｉ １ ｇ／から成る阻止領
域１９を形成したもので、この阻止領域１９によってイ
ンナーリード部１３ｍのざンディング領域１６へのメッ
キ処理時にインナーリード部１３＊の側面からアウター
リード部１３ｂの側面へのＡｇの導出を阻止するように
して成る。上記阻止領域１９は、金属板からのリードフ
レームの打抜き（あるいは化学処理）形成時に同時に形
成すれば良い。
第７図（、） 、 （ｂ）および第８図はそれぞれ前記
第３図（ａ） 、 （ｂ）および第４図に対応したリー
ドフレーム形状、メッキ領域、およびインナーリード部
の拡大構成図を示している。第８図にハツチングで示す
ように、メッキ処理時にインナーリード部１３ａの側面
に形成されたメッキは、阻止領域１９によってアウター
リード部１３ｂへの導出が阻止される。従って、セット
組立て時の半田付作業において、半田が外囲器１５内に
侵入してがンディングワイヤ１４を浸すことはない。ま
た、Ａｇメッキはインナーリード部１３ｍの側面も含め
て外囲器１５内に封止されるのでＡｇマイグレーション
現象を防止できる。
第３図（ａ） 、 （ｂ）および第４図に対応したリー
ドフレーム形状、メッキ領域、およびインナーリード部
の拡大構成図を示している。第８図にハツチングで示す
ように、メッキ処理時にインナーリード部１３ａの側面
に形成されたメッキは、阻止領域１９によってアウター
リード部１３ｂへの導出が阻止される。従って、セット
組立て時の半田付作業において、半田が外囲器１５内に
侵入してがンディングワイヤ１４を浸すことはない。ま
た、Ａｇメッキはインナーリード部１３ｍの側面も含め
て外囲器１５内に封止されるのでＡｇマイグレーション
現象を防止できる。
なお、上記実施例ではＤＩＰ （Ｄｕａｌ Ｉｎｌｉｎ
ｅｐａｃｋａｇｅ ）型の樹脂封止型半導体装置につい
て説明したが、ＳＩＰ （Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ
Ｐａｃｋａｇｅ ） ＷやＦＰ （Ｆｌａｔ Ｐａｃ
ｋａｇｅ ）型のものにも適用可能なのはもちろんであ
る。
ｅｐａｃｋａｇｅ ）型の樹脂封止型半導体装置につい
て説明したが、ＳＩＰ （Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ
Ｐａｃｋａｇｅ ） ＷやＦＰ （Ｆｌａｔ Ｐａｃ
ｋａｇｅ ）型のものにも適用可能なのはもちろんであ
る。
以上説明したようにこの発明によれば、アウターリード
部の側面へのメッキの導出を防止して信頼性および歩、
留シの向上を図れる封止型半導体装置が得られる。
部の側面へのメッキの導出を防止して信頼性および歩、
留シの向上を図れる封止型半導体装置が得られる。
第１図および第２図はそれぞれ従来の封止型半導体装置
の一部を切欠して示す斜視図および上方から見た図、第
３図および第４図はそれぞれ上記第１図、第２図におけ
るリードフレームとメッキ領域を説明するための図およ
びその一部を拡大して示す斜視図、第５図および第６図
はそれぞれこの発明の一実施例に係る封止型半導体装置
の一部を切欠して示す斜視図および上方から見た図、第
７図および第８図はそれぞれ上記第５図、第６図におけ
るリードフレームとメッキ領域を説明するための図およ
びその一部を拡大して示す斜視図である。 １３・・・リードフレーム、１３ａ・・・インナーリー
ド部、１５・・・外囲器、１７・・・切欠部、１８゜１
８′・・・突出部、１９・・・阻止領域。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 ６
の一部を切欠して示す斜視図および上方から見た図、第
３図および第４図はそれぞれ上記第１図、第２図におけ
るリードフレームとメッキ領域を説明するための図およ
びその一部を拡大して示す斜視図、第５図および第６図
はそれぞれこの発明の一実施例に係る封止型半導体装置
の一部を切欠して示す斜視図および上方から見た図、第
７図および第８図はそれぞれ上記第５図、第６図におけ
るリードフレームとメッキ領域を説明するための図およ
びその一部を拡大して示す斜視図である。 １３・・・リードフレーム、１３ａ・・・インナーリー
ド部、１５・・・外囲器、１７・・・切欠部、１８゜１
８′・・・突出部、１９・・・阻止領域。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 ６
Claims (1)
- 半導体装置の各電極をリードフレームのインナーリード
部にがンディング接続し、上記半導体装置およびインナ
ーリード部を外囲器に封止する封止型半導体装置におい
て、上記リードフレームのインナーリード部にはボンデ
ィングを行なうためのメッキ領域を選択的に形成すると
ともに、このメッキ領域周辺のインナーリード部側面に
切欠部あるいは突出部の少なくともいずれか一方から成
シアウターリード部側面へのメッキの導出を阻止する阻
止領域を設けたことを％徴とする封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205519A JPS6097654A (ja) | 1983-11-01 | 1983-11-01 | 封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205519A JPS6097654A (ja) | 1983-11-01 | 1983-11-01 | 封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097654A true JPS6097654A (ja) | 1985-05-31 |
Family
ID=16508216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205519A Pending JPS6097654A (ja) | 1983-11-01 | 1983-11-01 | 封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097654A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229152A (ja) * | 1985-07-29 | 1987-02-07 | Hitachi Cable Ltd | リ−ドフレ−ム |
| JPS6324648A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPS63193027A (ja) * | 1987-02-06 | 1988-08-10 | Toyota Motor Corp | 圧電型圧力検出装置 |
| JPS63132438U (ja) * | 1987-02-20 | 1988-08-30 | ||
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| EP2284886A3 (en) * | 2009-06-17 | 2013-02-27 | LSI Corporation | Lead frame design to improve reliability |
-
1983
- 1983-11-01 JP JP58205519A patent/JPS6097654A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229152A (ja) * | 1985-07-29 | 1987-02-07 | Hitachi Cable Ltd | リ−ドフレ−ム |
| JPS6324648A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPS63193027A (ja) * | 1987-02-06 | 1988-08-10 | Toyota Motor Corp | 圧電型圧力検出装置 |
| JPS63132438U (ja) * | 1987-02-20 | 1988-08-30 | ||
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
| EP2284886A3 (en) * | 2009-06-17 | 2013-02-27 | LSI Corporation | Lead frame design to improve reliability |
| US8869389B2 (en) | 2009-06-17 | 2014-10-28 | Lsi Corporation | Method of manufacturing an electronic device package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937656A (en) | Semiconductor device | |
| US5710064A (en) | Method for manufacturing a semiconductor package | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| US5016084A (en) | Semiconductor device | |
| US20220102265A1 (en) | Semiconductor device | |
| JPS6097654A (ja) | 封止型半導体装置 | |
| JP3008470B2 (ja) | リードフレーム | |
| KR0185247B1 (ko) | 수지 밀봉형 반도체 소자의 제조 방법 | |
| JPH07147360A (ja) | 表面実装型半導体装置 | |
| US5107324A (en) | Two-terminal semiconductor device of surface installation type | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JP2647900B2 (ja) | 面実装超薄形半導体装置 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JP3107648B2 (ja) | 半導体装置 | |
| JPH05251620A (ja) | 半導体装置 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPS58191460A (ja) | 電子部品 | |
| JP2748620B2 (ja) | 半導体装置 | |
| JP2596399B2 (ja) | 半導体装置 | |
| JPS5989447A (ja) | 半導体装置 | |
| JPH0810207Y2 (ja) | 樹脂封止形半導体装置 | |
| JPS6193654A (ja) | 樹脂封止型半導体装置 | |
| KR940008291Y1 (ko) | 플라스틱 반도체 패키지 | |
| JPH0553310B2 (ja) |