JPS6098650A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS6098650A JPS6098650A JP58205812A JP20581283A JPS6098650A JP S6098650 A JPS6098650 A JP S6098650A JP 58205812 A JP58205812 A JP 58205812A JP 20581283 A JP20581283 A JP 20581283A JP S6098650 A JPS6098650 A JP S6098650A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- chip
- wiring board
- pedestal
- pedestals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電子装置、特に高周波高出力ＦＥＴチップを組
み込んだ混成集積回路装置等の電子装置に関する。
み込んだ混成集積回路装置等の電子装置に関する。
従来、移動無線機を構成する電子部品とじ又、電子材料
、１９８１年５月号、３２〜３７頁にも記載されている
よ５に、高周波高出力増幅用ノーイブリッドＩＣが知ら
れている。このようなハイブリッドＩＣ（混成集積回路
）は高周波高出力を追求するところから、回路を構成す
るトランジスタとして、バイポーラトランジスタが使用
されている。バイポーラ・トランジスタはチップを構成
する基板がコレクタであることから、熱伝導性の良好な
ヒートシンクへの実装にあっては、アイソレーション用
に絶縁板がヒートシンクとの間に介在されて℃・る。ま
た、この場合、絶縁板はトランジ −スタが高出力であ
ることから発熱量が大きく、効果的に熱放散（熱伝達）
をする必要があるため、熱伝導性の良好なものに限られ
る。前記文献による場合では、出力の大き〜・終段トラ
ンジスタは、熱伝導度の高（・ペリリヤ基板上にダイボ
ンド、ワイヤボンドしたサブアセンブリ完了品を放熱フ
ィン（ヒートシンク）に直接ノ・ンダ付けされる構造に
よって実装されている。
、１９８１年５月号、３２〜３７頁にも記載されている
よ５に、高周波高出力増幅用ノーイブリッドＩＣが知ら
れている。このようなハイブリッドＩＣ（混成集積回路
）は高周波高出力を追求するところから、回路を構成す
るトランジスタとして、バイポーラトランジスタが使用
されている。バイポーラ・トランジスタはチップを構成
する基板がコレクタであることから、熱伝導性の良好な
ヒートシンクへの実装にあっては、アイソレーション用
に絶縁板がヒートシンクとの間に介在されて℃・る。ま
た、この場合、絶縁板はトランジ −スタが高出力であ
ることから発熱量が大きく、効果的に熱放散（熱伝達）
をする必要があるため、熱伝導性の良好なものに限られ
る。前記文献による場合では、出力の大き〜・終段トラ
ンジスタは、熱伝導度の高（・ペリリヤ基板上にダイボ
ンド、ワイヤボンドしたサブアセンブリ完了品を放熱フ
ィン（ヒートシンク）に直接ノ・ンダ付けされる構造に
よって実装されている。
また、一般に高出力トランジスタチップを実装する場合
、チップは銅のヒートシンクの略全域に亘りてハンダ固
定されたベリリア板上に搭載されている。
、チップは銅のヒートシンクの略全域に亘りてハンダ固
定されたベリリア板上に搭載されている。
しかし、これらの実装構造は生産コストが高くなったり
、あるも・は装置全体が大型化するという問題が生じる
ことが本発明者によってあきらかとされた。すなわち、
ベリリアは絶縁体であるアルミナあるいは銅等の金属と
比較して極めて高価（ベリリアのコストはＣｕの約１０
０倍）である。
、あるも・は装置全体が大型化するという問題が生じる
ことが本発明者によってあきらかとされた。すなわち、
ベリリアは絶縁体であるアルミナあるいは銅等の金属と
比較して極めて高価（ベリリアのコストはＣｕの約１０
０倍）である。
したがって、べ１７１Ｊヤを使用した装置は材料費が高
くなり生産コストが低減でき難〜・。特Ｋ、ヒートシン
クの略全域に亘ってベリリヤ板を取り付けた前記後者の
装置は高価となる。また、前記前者の装置は一部にベリ
リヤ基板を使用していることから、材料費が嵩むばかり
でなく、放熱フィンにはサブアセンブリ完了品を取り付
ける構造となっているため、ザブアセンブリにも費用が
掛り、生産コストが高くなる。さらに、サブアセンブリ
完了品を実装する前者の装置は、サブアセンブリ完了品
が一個の部品の組立集合体となっているため外形寸法が
太きくｌｘ、す、装置全体が大型となる。
くなり生産コストが低減でき難〜・。特Ｋ、ヒートシン
クの略全域に亘ってベリリヤ板を取り付けた前記後者の
装置は高価となる。また、前記前者の装置は一部にベリ
リヤ基板を使用していることから、材料費が嵩むばかり
でなく、放熱フィンにはサブアセンブリ完了品を取り付
ける構造となっているため、ザブアセンブリにも費用が
掛り、生産コストが高くなる。さらに、サブアセンブリ
完了品を実装する前者の装置は、サブアセンブリ完了品
が一個の部品の組立集合体となっているため外形寸法が
太きくｌｘ、す、装置全体が大型となる。
一方、本出願人は高耐圧高出力トランジスタとして、た
とえば、電子材料、１９８１年９月号。
とえば、電子材料、１９８１年９月号。
４２〜４８頁に記載されているように、高周波高出力Ｍ
Ｏ８ＦＥＴを開発している。このＭＯＳＦＥＴは横形オ
フセント・ゲート構造となっていることから、チップを
構成する基板は接地端子となるソース電極となっている
。このため、このチップはその実装にあって、バイポー
ラ・トランジスタのようＫ、放熱フィンとの間に絶縁体
を介在させなくともよい効果がある。さらに、同文献に
は縦形Ｄ Ｓ Ａ （Ｄｉｆｆｕｓｉｏｎ Ｓｅｌｆ−
ＡＩｉｇｎｒｎｅｎｔ）構造も記載されて℃・るが、横
形ＤＳＡ構造のチップも横形オフセット・ゲート構造と
同様に絶行板を用いることなく放熱フィン（導電性）Ｋ
取り伺けることができる。
Ｏ８ＦＥＴを開発している。このＭＯＳＦＥＴは横形オ
フセント・ゲート構造となっていることから、チップを
構成する基板は接地端子となるソース電極となっている
。このため、このチップはその実装にあって、バイポー
ラ・トランジスタのようＫ、放熱フィンとの間に絶縁体
を介在させなくともよい効果がある。さらに、同文献に
は縦形Ｄ Ｓ Ａ （Ｄｉｆｆｕｓｉｏｎ Ｓｅｌｆ−
ＡＩｉｇｎｒｎｅｎｔ）構造も記載されて℃・るが、横
形ＤＳＡ構造のチップも横形オフセット・ゲート構造と
同様に絶行板を用いることなく放熱フィン（導電性）Ｋ
取り伺けることができる。
ところで、このような高周波高出力Ｍ ＯＳ Ｉｉ’
ＥＴは電力利得が高周波高出力バイポーラ・トランジス
タに比較して低く、従来はハイブリッドＩＣには使用さ
れていない。
ＥＴは電力利得が高周波高出力バイポーラ・トランジス
タに比較して低く、従来はハイブリッドＩＣには使用さ
れていない。
しかし１本出願人は最近、電力利得等を含む電気特性が
高周波高出力バイポーラ・トランジスタと同様あるいは
それ以上となる横形オフセット・ゲーＮＹ’ｌ造および
横形ＤＳＡ構造の高周波高出力ＭＯ８ＦＥ’ｌ開発した
。
高周波高出力バイポーラ・トランジスタと同様あるいは
それ以上となる横形オフセット・ゲーＮＹ’ｌ造および
横形ＤＳＡ構造の高周波高出力ＭＯ８ＦＥ’ｌ開発した
。
そこで、本発明者はこのような高周波高出力ＭＯ８ＦＥ
Ｔを使用した場合の生産コスト低減化。
Ｔを使用した場合の生産コスト低減化。
小型化の検討にお（・て本発明を成した。
本発明の目的は高周波高出力混成集積回路等の電子装置
の生産コストの低減化を図ることにある。
の生産コストの低減化を図ることにある。
また、本発明の他の目的は高周波高出力混成集積回路等
の電子装置の小型化な図ることにある。
の電子装置の小型化な図ることにある。
本発明の前記ならびＫそのほかの目的と新規な特徴は１
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願にお〜・て開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち１本発明のハイブリッドＩＣは、銅に１０のヒ
ートシンクの主面に必要数のＣｕの台座を突出させてお
くとともに、これら台座部分が嵌合する筋合孔を有する
配線板をヒートシンクにハンダ固定した構造とし、かつ
前記台座上にはＭＯＳＦＥＴからなるチップが直接ハン
ダ固定された構造となっているため、高価なベリリヤを
使用したり、組立コストが掛りかつチップを直接実装し
たオｊ￥造に比較し℃大型化するサブアセンブリトラン
ジスタを組み込んだりしないことがら、生産コストの低
減および小型化が達成できる。
ートシンクの主面に必要数のＣｕの台座を突出させてお
くとともに、これら台座部分が嵌合する筋合孔を有する
配線板をヒートシンクにハンダ固定した構造とし、かつ
前記台座上にはＭＯＳＦＥＴからなるチップが直接ハン
ダ固定された構造となっているため、高価なベリリヤを
使用したり、組立コストが掛りかつチップを直接実装し
たオｊ￥造に比較し℃大型化するサブアセンブリトラン
ジスタを組み込んだりしないことがら、生産コストの低
減および小型化が達成できる。
第１図は本発明の一実施例によるｘも周波高出方混成集
精回路装置の外観を示す斜視図、第２図は同じくその概
要を示す分解斜視図、＠３図は同じ（チップ取付状態を
示す拡大断面図、第４図は同じくチップ取付部分の拡大
平面図である。
精回路装置の外観を示す斜視図、第２図は同じくその概
要を示す分解斜視図、＠３図は同じ（チップ取付状態を
示す拡大断面図、第４図は同じくチップ取付部分の拡大
平面図である。
この実施例のハイブリッドＩＣ（高周波高出力増幅用ハ
イブリッドＩＣまたは単に装置とも称す。）におけるト
ランジスタは、チップ基板が接地端子となり、直接導電
性のヒートシンクＫｍ気的に接続可能な横形オフセット
拳ゲート構造のＭＯＳＦＥＴが使用されている。
イブリッドＩＣまたは単に装置とも称す。）におけるト
ランジスタは、チップ基板が接地端子となり、直接導電
性のヒートシンクＫｍ気的に接続可能な横形オフセット
拳ゲート構造のＭＯＳＦＥＴが使用されている。
装置は第２図に示すように、細長板状のＣｕのヒートシ
ンク（ベース）１と、このヒートシンク１の主面（上面
）中央部分に重ねられて固定されるアルミナ板からなる
配線板２と、配線板２の一側端に取り付けられかつ配線
板２に形成された導体層と内端が接続される複数のり一
ド３と、前記ヒートシンク１の主面側に接着剤を介して
固定されかつ配線板等を封止するブックチック製のキャ
ンプ４とからなり、キャップ４による封着が完了した時
点では第１図に示すような外観形状となる。
ンク（ベース）１と、このヒートシンク１の主面（上面
）中央部分に重ねられて固定されるアルミナ板からなる
配線板２と、配線板２の一側端に取り付けられかつ配線
板２に形成された導体層と内端が接続される複数のり一
ド３と、前記ヒートシンク１の主面側に接着剤を介して
固定されかつ配線板等を封止するブックチック製のキャ
ンプ４とからなり、キャップ４による封着が完了した時
点では第１図に示すような外観形状となる。
また、リード３はキャップ４の窓５からキャップ４外に
突出している。また、キャップ４の窓５の部分には接着
剤６が埋め込まれてキャップ４の内部に水分が浸入しな
いようになっている。装置はベース１の両端に設けられ
たねじ取付孔７に挿入されるねじの締め付けによって取
付板等に固定される。
突出している。また、キャップ４の窓５の部分には接着
剤６が埋め込まれてキャップ４の内部に水分が浸入しな
いようになっている。装置はベース１の両端に設けられ
たねじ取付孔７に挿入されるねじの締め付けによって取
付板等に固定される。
前記ヒ−）シンクｌはその主面にチップ取付用としての
台座８を所望数所望場所に有する。この台座８はヒート
シンク１をプレスによって押し潰すことＫよって容易に
製造でき、その大きさは取す付１−Ｊられるトランジス
タのチップ９の大きさよりもわずかに大きく、チップボ
ンディングに支障を来たさないようになっている。また
、これら台座８は第３図に示すように、ノ・ンダ１０を
介してヒートシンクｌに載置固定される配線板２を貫通
する。したがって、各台座８に対応する配線板部分には
、これら台座８が挿入される嵌合孔１１が設けられてい
る。これら嵌合孔１１は単に台座８が入るだけではなく
、さらに嵌合による配線板２０台座８！ＩＣ対する位置
決め用孔ともなる。台座８の上面とヒートシンク１にノ
・ンダ付けされた配線板２の上面とは、台座８の上面と
配線板２の上面とに同時に／・ンダの印刷（スクリーン
印刷）がで一方、台座８の上面にはハンダ１２によって
ＭＯ８ＦＥＴチップ９が固定されている。このＭＯ８Ｆ
ＥＴチップ９は高周波高出力増幅用のトランジスタであ
って、横形オフセット書ゲート措造である。したがって
、チップ９を構成する基板は接地端子となるソース電極
であることから、直接ハンダ１２を介して導電性のヒー
トシンクＩＫ接続することができる。また、チップ９の
各電極（図示せず。）とこれに対応する配線板２上の導
体層（ＡｇＰｄ 、ＡｇＰｔ 、Ａｕ等）１３とは、第
３図および第４図で示すように、ワイヤ１４により″Ｃ
電気的に接続されている。
台座８を所望数所望場所に有する。この台座８はヒート
シンク１をプレスによって押し潰すことＫよって容易に
製造でき、その大きさは取す付１−Ｊられるトランジス
タのチップ９の大きさよりもわずかに大きく、チップボ
ンディングに支障を来たさないようになっている。また
、これら台座８は第３図に示すように、ノ・ンダ１０を
介してヒートシンクｌに載置固定される配線板２を貫通
する。したがって、各台座８に対応する配線板部分には
、これら台座８が挿入される嵌合孔１１が設けられてい
る。これら嵌合孔１１は単に台座８が入るだけではなく
、さらに嵌合による配線板２０台座８！ＩＣ対する位置
決め用孔ともなる。台座８の上面とヒートシンク１にノ
・ンダ付けされた配線板２の上面とは、台座８の上面と
配線板２の上面とに同時に／・ンダの印刷（スクリーン
印刷）がで一方、台座８の上面にはハンダ１２によって
ＭＯ８ＦＥＴチップ９が固定されている。このＭＯ８Ｆ
ＥＴチップ９は高周波高出力増幅用のトランジスタであ
って、横形オフセット書ゲート措造である。したがって
、チップ９を構成する基板は接地端子となるソース電極
であることから、直接ハンダ１２を介して導電性のヒー
トシンクＩＫ接続することができる。また、チップ９の
各電極（図示せず。）とこれに対応する配線板２上の導
体層（ＡｇＰｄ 、ＡｇＰｔ 、Ａｕ等）１３とは、第
３図および第４図で示すように、ワイヤ１４により″Ｃ
電気的に接続されている。
ここで、簡単に装置の組立例について説明する。
まず、ヒートシンク１の上面にハンダＩＯＹ介して配線
板２を固定する。この際、配線板２の嵌合孔１１内に対
応する台座８が入るようにする。
板２を固定する。この際、配線板２の嵌合孔１１内に対
応する台座８が入るようにする。
また、配線板２と台座８の上面差は±１００μｍ以内と
なるよ、うＫ、あらがじめ台座８の高さおよびハンダ１
０の厚さ夕選ぶようにする。
なるよ、うＫ、あらがじめ台座８の高さおよびハンダ１
０の厚さ夕選ぶようにする。
つぎに、印刷によって台座８の上面および配線板２の所
望領域にハンダを印刷する。その後、台座８のハンダ１
２の上にチップ９を載置するとともに、配線板２の所望
領域上に抵抗等信の素子夕載置する。また、リード３も
その内端を配線板２のハンダ上に載置する。その後、リ
フローによって、チップ９．他の素子、リード３が配線
杯２に固定される。
望領域にハンダを印刷する。その後、台座８のハンダ１
２の上にチップ９を載置するとともに、配線板２の所望
領域上に抵抗等信の素子夕載置する。また、リード３も
その内端を配線板２のハンダ上に載置する。その後、リ
フローによって、チップ９．他の素子、リード３が配線
杯２に固定される。
つぎに、所望部分間はワイヤ１４で接続される。
さらに、キャップ４がヒートシンクｌの主面側に取り付
けられ、ヒートシンク１とキャップ４内に被われたチッ
プ９等に水分が浸入しブｆいように封止され、第１図で
示すような、高周波高出力混成集積回路装置が製造され
る。
けられ、ヒートシンク１とキャップ４内に被われたチッ
プ９等に水分が浸入しブｆいように封止され、第１図で
示すような、高周波高出力混成集積回路装置が製造され
る。
（１）この装置は高価なベリリャヶ用いないことがら、
材料費が大幅に低減される。
材料費が大幅に低減される。
（２）この装置はヒートシンク形状が台座ケ有すること
から、従来品よりも複雑忙はなるが、プレスによって容
易に成形できることがら、生産コストは上昇しな（・。
から、従来品よりも複雑忙はなるが、プレスによって容
易に成形できることがら、生産コストは上昇しな（・。
（３）この装置はチップが直接台座に固定された後、ワ
イヤボンディングを行なう構造となり、形状が大型化し
易いサブアセンブリ完了品を組み込まなし・ことから、
サブアセンブリに費す分のコスト低減が図れる。
イヤボンディングを行なう構造となり、形状が大型化し
易いサブアセンブリ完了品を組み込まなし・ことから、
サブアセンブリに費す分のコスト低減が図れる。
（４）この装置は、配線板をヒートシンクに取り付ける
際、台座と嵌合孔が合うようにするだけで両者の位置決
めが行なえ、かつチップ取り付け、ワイヤ接続は両者の
位置精度が高いことがら自動化し易い。このようなこと
から組立が容易で工数の低減が図れる。
際、台座と嵌合孔が合うようにするだけで両者の位置決
めが行なえ、かつチップ取り付け、ワイヤ接続は両者の
位置精度が高いことがら自動化し易い。このようなこと
から組立が容易で工数の低減が図れる。
（５）上記（１）〜（４）の効果によって装置の生産コ
ストの大幅な低減が図れる。
ストの大幅な低減が図れる。
（６） この装置は、大型となり易（・セミアセンブリ
完了品を組み込まないことから、装置全体は小型とｌＩ
る。
完了品を組み込まないことから、装置全体は小型とｌＩ
る。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、配線板はア
ルミナ以外のもの、たとえばガラヌエボキシ樹脂製でも
前記実施例と同様な効果が得られる。また、台座はヒー
トシンクに接続する構造のものでも前記実施例と同様に
効果が得られる。ただし、この場合、高〜・放熱性を維
持するため熱抵抗の低い接合剤を用〜・る必要がある。
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、配線板はア
ルミナ以外のもの、たとえばガラヌエボキシ樹脂製でも
前記実施例と同様な効果が得られる。また、台座はヒー
トシンクに接続する構造のものでも前記実施例と同様に
効果が得られる。ただし、この場合、高〜・放熱性を維
持するため熱抵抗の低い接合剤を用〜・る必要がある。
さらに、チップはヒートシンクに直接接合できる横形Ｄ
ＳＡ構造のＭＯＳＦＥＴ及びサブストレートがソースと
なるＪ−ＦＥＴ（接合型ＦＥＴ）やショットキー接合Ｆ
ＥＴを用い℃も前記同様の効果が得られる。
ＳＡ構造のＭＯＳＦＥＴ及びサブストレートがソースと
なるＪ−ＦＥＴ（接合型ＦＥＴ）やショットキー接合Ｆ
ＥＴを用い℃も前記同様の効果が得られる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である移動無線機技術に適
用した場合について説明したが、それに限定されるもの
ではなく、同様に高周波高出力の混成集積回路装置を組
み込む技術に適用できる。
をその背景となった利用分野である移動無線機技術に適
用した場合について説明したが、それに限定されるもの
ではなく、同様に高周波高出力の混成集積回路装置を組
み込む技術に適用できる。
第１図は本発明の一実施例による高周波高電圧混成集ｆ
２回路装猶の外観を示す斜視図、第２図は同じくその概
要を示す分解斜視図、第３図は同じくチップ取付部分の
拡大断面図。 第４図は同じくチップ取付部分の拡大平面図である。 １・・・ヒートシンク（ヘース）、２・・・配ａ板、
３・・・リード、４・・・キャップ、５・・・窓、６・
・・接着剤、７・・・ねじ取付孔、８・・・台座、９・
・・チップ、１０・・・ハンダ、１１・・・嵌合孔、１
ｚ・・・ハンダ、１３，１３８・・・導体層、１４・・
・ワイヤ。 代理人 弁理士 高 橋 明 夫 ′ 第 １１″、Ａ 第 ２ 図 第 ３ 図 ＼ ／、′ 第 ４ 図 、ハ？ａ’−′２７ノー／′−７〆
２回路装猶の外観を示す斜視図、第２図は同じくその概
要を示す分解斜視図、第３図は同じくチップ取付部分の
拡大断面図。 第４図は同じくチップ取付部分の拡大平面図である。 １・・・ヒートシンク（ヘース）、２・・・配ａ板、
３・・・リード、４・・・キャップ、５・・・窓、６・
・・接着剤、７・・・ねじ取付孔、８・・・台座、９・
・・チップ、１０・・・ハンダ、１１・・・嵌合孔、１
ｚ・・・ハンダ、１３，１３８・・・導体層、１４・・
・ワイヤ。 代理人 弁理士 高 橋 明 夫 ′ 第 １１″、Ａ 第 ２ 図 第 ３ 図 ＼ ／、′ 第 ４ 図 、ハ？ａ’−′２７ノー／′−７〆
Claims (1)
- 【特許請求の範囲】 １、主面の一部に突出した少な（とも一つの半導体チッ
プ搭載用の熱伝導性の良好な台座を有するヒートシンク
と、このヒートシンクの主面に重ね固定されかつ前記台
座が貫通嵌合する嵌合°孔を有する配線板と、前記台座
上に導電的に固定された半導体チップと、このチップの
電極と前記配線板の所定部とを電気的に接続するワイヤ
と、を有することを特徴とする電子装置。 ２、前記台座及び前記ヒートシンクは銅よりなることを
特徴とする特許請求の範囲第１項記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205812A JPS6098650A (ja) | 1983-11-04 | 1983-11-04 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205812A JPS6098650A (ja) | 1983-11-04 | 1983-11-04 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098650A true JPS6098650A (ja) | 1985-06-01 |
Family
ID=16513101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205812A Pending JPS6098650A (ja) | 1983-11-04 | 1983-11-04 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352119B1 (ko) * | 1996-12-13 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법 |
-
1983
- 1983-11-04 JP JP58205812A patent/JPS6098650A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100352119B1 (ko) * | 1996-12-13 | 2002-12-31 | 앰코 테크놀로지 코리아 주식회사 | 히트싱크가부착된볼그리드어레이반도체패키지의구조및제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6946740B2 (en) | High power MCM package | |
| US7592688B2 (en) | Semiconductor package | |
| US20050280161A1 (en) | Unmolded package for a semiconductor device | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| CN112234032B (zh) | 半导体封装体、半导体组件和制作半导体封装体的方法 | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| CN111244061A (zh) | 氮化镓设备的封装结构 | |
| US20080123299A1 (en) | Circuit Device and Manufacturing Method of the Same | |
| US7961470B2 (en) | Power amplifier | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| JP3308713B2 (ja) | 電子機器 | |
| US20230025949A1 (en) | Semiconductor device and a method of manufacturing of a semiconductor device | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH0951071A (ja) | 混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2003007967A (ja) | 半導体装置およびその製造方法並びに実装構造体 | |
| JP2583507B2 (ja) | 半導体実装回路装置 |