JPS61102701A - 薄膜抵抗 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は薄膜抵抗に関し、高密度超伝導ＬＳＩに用いて
有用なものである。

〈従来の技術〉 超伝導集積回路に用いられろ抵抗素子の構造を第５図ｔ
ａｌ及び第５図［ｂｌに示す。両図中、１は抵抗体、２
は電極、３は絶縁物であり、第５図（ａｌは現在一般に
用いられている平面型構造の抵抗体を、また第５図ｔｂ
＋はより高密度実装に適した立体型構造の抵抗体を夫々
示す。

低杭体１の抵抗値ＲはＲ＝ρ×Ｔで決定されろ。ここで
ρは抵抗体１の長さ、Ｓは抵抗体１の断面積である。第
５図（ａｌに示す平面型構造の場合、ｌは抵抗体１であ
る膜に平行な方向のパターンの長さ、Ｓはパターンの幅
と膜厚の積となる。また、第６図（ｂｌに示す立体型。

構造の場合、Ｉは抵抗体１である膜の膜厚、Ｓはパター
ン幅とパターン長の積である。

−ａに、膜厚はパターン長に較べ小さな値となるため、
同一の比抵抗値をもつ抵抗体を用いた場合、立体型構造
の方が平面型構造より低抵抗を実現しやすい。

〈発明が解決しようとする問題点〉 超伝導集積回路においては、同一回路中に数Ωの抵抗体
と数１０Ωの抵抗体を同時に形成する必要がある。この
ときには数Ωの抵抗体を立体構造、数１０Ωの抵抗体を
平面構造とすることにより専有面慎の少ない高密度なＬ
ＳＩの形成が可能となる。ところが、ＬＳＩ形成プロセ
スの場合、他の層との関係から抵抗体の膜厚を任意の値
とすることが不可能であり、立体型構造、平面型構造の
抵抗体を同時に用いろ場合、パターン幅、パターン長さ
の自由度が少ないという欠点があった。また、最小加工
寸法の制限から同一の抵抗体を用いて立体型構造、平面
型構造の抵抗を形成することは困難であり、立体型構造
には比抵抗値の高い抵抗体、平面型構造には比抵抗値の
低い抵抗体を用いなければならず、抵抗体形成を２度行
なわなければならないという欠点があった。

く問題点を解決するための手段〉 本発明は、上記従来技術の欠点に鑑み、垂直方向の実効
抵抗値と水平方向の実効抵抗値とを制御可能としパター
ン設計の自由度を増大し得る薄膜抵抗を提供することを
目的とする。

かかる目的を達成する本発明の構成は、比抵抗値が異な
る２種以上の抵抗体を２層以上に積層したことを特徴と
する。

〈実　施　例〉 以下本発明の実施例を図面に基づき詳細に説明する。第
１図は本発明の実施例に係る薄膜抵抗であって、４は比
抵抗値ρ、を有する（氏抗体、５は比抵抗値ρを有する
抵抗体であり、膜厚ｄＩＩ”１２、・・・、（Ｉｎｎの
抵抗体４と膜厚ｄ２１、ｄ１２、　、ｄ２゜の抵抗体５
とを交互に１層してなる。これを抵抗として動作させろ
と膜面にとなり、また膜面に水平な方向の抵抗値は、か
かる薄膜抵抗において、比抵抗値ρ２を比抵抗値ρ、の
１層倍とした場合のシュミレーシアン結果を第２図に示
す。同図の横軸は全膜厚に対する抵抗体５の膜厚の占め
る割合を、また縦軸は多層抵抗の実効的な比抵抗値ρｅ
ｆｔを比抵抗値ρ１で規格化した値を採っである。同図
を参照すれば、膜に垂直な方向の実効的な比抵抗値ρＩ
Ｉは抵抗体５の膜厚割合の増加に対し直線的な増加を示
すのに対し、膜に平行な方向の実効的な比抵抗値ρ　は
下に凸の曲線にそって変化することが分かる。第３図に
抵抗体５の割合に対するρ１．とρ１２の比の依存性を
示す。同図を参照−すれば、抵抗体５を全膜厚の４とし
た場合にρ２．とρ、２の比は最大となりその値は３と
なっている。したがって、本実施例に係る薄膜抵抗では
、ρ２、ρ２の比を１０としたことにより、膜面に垂直
な方向の実効的な比抵抗値ρ、ｌと膜面に平行な方向の
実効的な比抵抗ρ、２を１〜３の比で任意に変化させろ
ことが可能となる。

上記実施例では２種類の抵抗体４．５を用いた場合の結
果を示したが、３層１類以上の抵抗体を用いた場合にお
いても同様な結果となろ。また、抵抗体４．５の積層数
は本質的な意味をもたず任意の数で良い。

ここで前記実施例におけろ抵抗体４．５として超伝導集
積回路に用いられろＡｕ１ｎ２合金とＰｂ５ｉ合金とを
用い実際に薄膜抵抗を形成して行なった実験結果を開示
しておく。この場合の積層数は夫々２層とし、Ｐｂ合金
の形成にはスパッタ法、Ａｕ１ｎ、合金の形成には蒸着
法を用いた。また、形成プロセスは通常の超伝導回路形
°成に用いられろプロセスとし、全膜厚を４００ｎｍと
してＰｂ５ｉの膜厚及びＡｕ１ｎ、の膜厚を変化させＰ
ｂ５ｉ　、Ａｕ　Ｉｎ２の比を変えた。更に、電極には
超伝導体であるＮｂを用いた。抵抗値の測定は４．２　
Ｋの温度で行ない電極による抵抗の影響を除去した。

第４図はこのときの測定結果を示すグラフである。同図
において、横軸には全膜厚に対するＰｂ５ｉ膜厚の比、
縦軸にはρ、とρ１２の比を採っである。同図を参照す
ればシュミレーシアン結果を示す第３図と同様の特性を
示すことが分かる。本例におけるＰｂ５ｉの比抵抗値は
Ｉ　Ｘ　１０−’ΩａｎＳＡｕｌｎ２の比抵抗値は３　
Ｘ　１０−’Ω傭であり、これらの値を用いたシュミレ
ーシアン結果と一致する。この場合にはρ、１とρ１゜
の比を最大８までとり得ろことが明らかである。

〈発明の効果〉 以上実施例とともに具体的に説明したように本発明によ
れば、比抵抗値の異なる２ａ１以上の抵抗体を積層する
ことにより、抵抗の膜面に垂直な方向の実効的な比抵抗
値と、膜面に平行な方向の実効的な比抵抗値とをある範
囲内で任意に制御することが可能となる。したがってＬ
ＳＩ設計において立体型抵抗素子と平面型抵抗素子を混
合受用する場合の設計の自由度が著しく増大するという
利点がある。

また、超伝導ＬＳＩに用いた場合には低抵抗用、高抵抗
用の２度の抵抗体形成プロセスを行なう必要はなく、一
度のプロセスにより所望の低抗体を形成し得る。更に、
本発明に係る抵抗体は膜面に水平な方向及び垂直な方向
の抵抗を必要とする他の分計においても同様の利点を有
することは論を待たない。

【図面の簡単な説明】

第１図は本発明の実施例に係る薄膜抵抗を概念的に示す
説明図、第２図は前記薄膜抵抗において、比抵抗値ρ２
を比抵抗値ρ、の１ｏ倍とした場合において一方の低抗
体の割合に対する実効的な比抵抗値のシュミレーシ１ン
結果を示すグラフ、第３図は一方の抵抗体の割合に対す
る績に垂直な方向の実効的な比抵抗ρ１１と膜に平行な
方向の実効的な比抵抗ρ１２との比を示すグラフ、第４
図は本発明に係る具体的なｒ４績抵抗におけろ第３図と
同様の特性を示すグラフ、ｉＩ！５図ｔａ＋は従来技術
に係る平面型構造の抵抗体を概念的に示す説明図、第５
図（ｂｌは従来技術に係る立体型構造の抵抗体を概念的
に示す説明図である。 図　　面　　中、 ４．５は抵抗体、 ρ１、ρ２は比抵抗値である。 特　　許　　出　　願　　人 日本電信電話公社 代　　　　理　　　　人

Claims (1)

【特許請求の範囲】
1. 比抵抗値が異なる２種以上の抵抗体を２層以上に積層し
   たことを特徴とする薄膜抵抗。