JPS6110340A - プログラマブル制御装置の入力／出力装置に用いられる情報交換方法、入力／出力モジュール、およびモジュール用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は全般的にプログラマブル１１１１ｍｌ装置に
用いる装置及び方法、特にインテリジェント（ｉｎｔｅ
ｌｌｉｇｅｎｔ　）入力／出力装置に関する。

発明の背頒 プログラマブル制御装置を用いたプロセス制御は、プロ
セスの種々のセンサからの入力信号を収集して、プロセ
スの被１Ｉｌｌ制御要素に対する出力信号を発生する。

こうしてプロセスが内蔵プログラムと、センサから報告
されたプロセスの状態との関数として制御される。勿論
、数多くの多種多様なプロセスにこういう制御が用いら
れ、例えば工業的なプロセス、コンベヤ・システム、化
学、石油及び冶金の各プロセスの逐次的な動作を何れも
プログラマブル制御装置によって有利に制御することが
出来る。

プログラマブルυｊ御装置は比較的最近開発されたもの
である。従来のプログラマブル制御装置は、広義に云え
ば、内蔵プログラムを実行するデータ処理装置と、プロ
グラム並びに入力及び出力の状態に関係するデータを記
憶するのに十分な規模の記憶装置と、１つ又は更に多く
の電源とで構成された中央処理装置Ｉ＜ＣＰＵ）を有す
る。更に、入力／出力（Ｉｌｏ＞装置が中央処理装置と
、入力装置並びに制御されるプロセスの被制御要素との
間のインターフェイスになる。

入力／出力（Ｉｌｏ＞装置はプログラマブル制御装置の
開発以来、比較的変わらないま＼であり、最も改良を必
要とするものである。Ｉ　１０ｉＨＩｉに幾分の進歩が
見られるが、その改良は一般的に従来の線上にある。例
えば米国特許第４２９３９２４＠に記載されるＩ１０装
置では、インターフェイスの密度が増加されている。米
国特許第４２４７８８２号に記載された別の方式は、入
力／出ノノ装置に対するハウジングを改良することに力
を注いでいる。制御を必要とするプロセスが複雑になり
、プロセスと中央処理装置の間の情報交換但を一層多く
することが必要になるにつれ、Ｉ１０装置に関するこの
他の改良方式が必要になって来た。

従来のＩ１０装置は・多数の個別のＴ１０点で構成され
ており、その各々が入力装置例えばリミット・スイッチ
、圧力スイッチ等）からの信号を受取るか、或いは出力
装置ｆ（例えばソレノイド、モータ起動装置等）に制御
信号を供給するかの一方に専用になっており、そのどち
らかになるかは、特定の１１０点の回路をどういう構成
にするかによって決まる。即ち、１１０点は入力点であ
るか出力点であるか、その何れか一方に専用であり、一
方の用途から他方の用途に容易に変換することが出来な
い。

従来のＩ　１０＠置く特に複雑なプロセスに用いた時）
の１つの問題は、設備費が高いことである。

典型的には、Ｉ１０モジュール又は回路カードが、カー
ド・ラック又はケージ内に収容されている。

大規模な又は複雑なプロセスを１１１１ｍする為、各々
のラック又はケージに非常に多数の１１０点を設けなけ
ればならない。全ての入力及び出力装置からの配線をＩ
１０ラックに持って来なければならないので、この為必
然的に相当量の配線経費（手間と材料）が要る。

大形のＩ１０ラックを使うことによって別の問題が起る
。これは、全ての配線をラックに持ち込んで終端するの
が困難である場合が多いからである。（ＩＩＪ御するプ
ロセスに入力／出力を一層近づけようとして＞Ｉ１０装
置の少なくとも一部分をＣＰＵから離れた外被又はラッ
ク内に設けることがよく知られているが、１！！所（遠
隔であっても）に入力／出力の配線が集中するから、こ
の問題は依然として解決されていない。集中Ｉ１０装四
に於ける放熱でも問題がある。その理由で、ｌ１０８置
をその最適定格より低い所で使うことが必要になる場合
が多い。

現在のＩ１０装置に伴う別の問題は、誤動作がプログラ
マブル制御装置自体の中で発生したのが、或いは制御し
ているプロセスで発生し１＝のかの診断及び故障発見が
困難であることである。経験によると、制御装置に関連
する大抵のオンラインの故障はＩ１０装置で発生してい
る。現在では、ＣＰＵ部分が非常に高度になり、これは
例えばマイク０ブ０セツサ技術並びにデータ処理の進歩
によるところが大きい。然し、電気的な故障が起った時
、その問題を早期に検出し、どういう性格のものである
かを早期に診断することが重要である場合が多い。プロ
セスの成る部分が１１３６１１出来な゛くなってからで
はなく、故障した部分を早めの警告によって検出するこ
とが当然望ましい。

従来のＩ１０装置では、故障の早期検出が困難であり、
故障を表わす信号が出ても、その精密な場所と性格は明
らかでないことがある。多くの場合、υノｍ装置の入力
／出力の故障をプロセス内の故障した要素（例えばモー
タ、押ボタン等）と区別するのが困難でもある。特に制
御装置の１１０装隨では、診断の特徴が正に欠如してい
た。従って、Ｉ１０装置を診断し、その故障を防止する
為の改良が強く求められている。

各々の１１０点が普通はヒユーズによって保護されてい
るので、故障を診断することが困難になることがある。

ヒユーズは特定のＩ１０モジュールを過電流から保護す
るが、これは余分な問題を生じる場合も多い。例えば、
単なる過渡的な１１！流によりヒユーズが切断した場合
、故障点を突止めてヒユーズを交換するまで、１１０点
は完全に不作動のま１にされることがある。

これと幾分関係した問題は、Ｉ１０装置の制御部分と被
制御部分の間で診断及び制御情報を交換することに関す
る。これは、例えば、Ｉ　１０＠置を構成する為に分布
したＩ１０モジュールを使う場合に生じる。このような
場合、情報を交換するための簡単で信頼性のある手段並
びに方法を提供することが望ましい。

従来のＩ１０装置の別の欠点は、（前に述べたことであ
るが）各々の１１０点が厳密に入力点又は出力点として
作用することである。同一の点を一方の用途から他方の
用途に容易に変換することが出来ない。従って、プログ
ラマブル制御装置の利用者は、初期の需要の見積りに基
づいて、入力機能及び出力機能を別々に選択することが
要求される。予測し難い将来の需要に対する融通性が欠
如していることは明らかである。更に、１１０点はグル
ープ（例えば配線カードあたり６個又は８個の点）とし
て利用し得るのが典型的であるから、ｌ１ＩＩＩＩＩ装
置内には使われていない非常に多数の１１０点がある場
合が多い。

従って、この発明の主な目的は、従来のＩ１０装置のこ
ういう欠点を解決する入力／出力装置を提供することで
ある。更に特定して云えば、各々の１１０点を入力点と
して又は出力点として動作する様に選ぶことが出来る様
なＩ１０装置を提供することが求められる。

更に、各々の１１０点が、ヒユーズ又は遮断器を使わず
に、過電流及び過電圧状態に対して自己保護になってい
て、各々の１１０点がＩ１０装置内でも、制御されるプ
ロセス内でも、連続的に自動的に故障診断され、検出さ
れた故障を確認して自動的に報告する様な入力／出力装
置を提供することが求められる。したがって、この発明
の別の特定の目的は、配、線も利用も簡単で経済的であ
り、制御するプロセス又はこのプロセスの特定の部分に
密に接近して配置される様に、分布したグループ又はモ
ジュールとし、て個々の１１０点を有するＩ１０装置を
提供することである。この発明の別の目的は、普通の中
央処理装置とは独立に、各々の［１０点を監視し、制御
し、故障診断する手段を含むＩ　１０＠置を提供するこ
とである。この発明のその他の目的、特徴及び利点は、
以下の詳しい説明から明らかになろう。

１吐悲」」 この発明は、何れも制御するプロセスに密に接近して配
置される様に設計されていると共に、何れも共通の中央
処理装置と通信する様に設計された複数個の入力／出力
（Ｉ／Ｏ）モジュールの内の１つとして使うことの出来
るＩ１０モジュールを提供する。

好ましくは、この発明はモジュールの制ｉｌｌ要素とこ
の明細書で全体的に入力／出力点と呼ぶ複数個の被制御
要素との闇で制御情報及び診断情報を交換する方法及び
回路を提供する。

この発明の方法は、（イ）逐次的なフレームの形をした
少なくとも１つの制御信号を発生し、こ）で各フレーム
はその１１１１１１状態に従って作動され、又は不作動
にされる出力装置の制御状態を定める少なくとも１つの
制御パルスを持っており、（ロ）前記制御信号を制御要
素から被制御要素に伝送して、該被制御要素において制
御パルスから予め選ばれたｍ間接にクロック・パルスを
発生し、（ハ）被＄１１１１１要素において該被ｔｌＩ
ＩｉＩＩｌ要素の動作パラメータ（例えば電流、ｆｆ１
ｌＬ温度）を表わす値を持つ診断信号を発生し、〈二）
制御信号の各フレームのクロック・パルスを用いて、制
御パルスをサンプリングすると共に、診断信号の値を同
時に制御要素に伝送する工程を含む。

即ち、動作について説明すると、制御情報（即ち、各々
の制御パルス）がクロック・パルスを開始して、制御値
のサンプリングが行われる様にすると同時に、装置の制
一部分に対する診断値の伝送を開始させる。

この発明の別の面として、各フレームには一連のｈａｍ
パルスが含まれており、これらのパルスはパルス幅変調
されている。パルス幅変調は、サンプリングの時点で、
パルスの値が（制御情報を定めるため）高レベル又は低
レベルの何れかである様になっている。この後、パルス
が現われないパルスなし期間が発生することにより、各
フレームの終りが定められる。パルスなし期間が同期パ
ルスを開始させ、この同期パルスが新しいフレームを開
始させるために回路をリセットし、全体的に動作を同期
させる。各フレームで、出力８置が伝送されたＩ＋制御
状態に従って作動され又は不作動にされる。

この発明の更に別の面として、各フレームの少なくとも
最初の２つのパルスを冗長性のために伝送して、制御信
号の完全さを保つ助けとする。これらの冗長なパルスを
受取らなければ、出力ｆｉＡＩＩＩ装置に対する最後の
有効な作動状態又は不作動状態が保持される。各フレー
ムの終りのパルスなし期間が予め選ばれた持続時開を越
えた時は、通信の欠如が知らされる。この様な通信の欠
如があった時、ラッチ及び論理回路が出力装置を異なる
状態に指示し、又は（希望する場合）その前の最後の有
効な状態を保持する様に指示する。

この発明の要旨は特許請求の範囲に具体的に且つ明確に
記載しであるが、この発明は以下図面について説明する
所から、更によく理解されよう。

及ＩＩＬ！ムへ盈１− 第１図に示すプログラマブル制御装置は中央処理装置＜
ＣＰｔＪ）２０、入力／出力（Ｉｌｏ＞ｉｌＪ御器２２
）複数個の入力／出力（Ｉ／Ｏ）モジュール２４乃至２
６、及び各々のＩ１０モジュール２４乃至２６を１１０
１１１１１１器２２と相互接続するデータ通信回線２８
を有する。これらのＣＰＵ２０を除く部品は、全般的に
制御装置の入力／出力装置を構成する。ＣＰＵ　　２０
は大体普通の設計であって、データを処理して１ｌｌｔ
ｌｌｌする為の１つ以上のマイクＯブＯセッサと、動作
プログラム及び入力／出力データを記憶し、更に内蔵プ
ログラムの実行及びＩＩＪＩＩＩの実施に使われる、計
陣で求められた他の中間又は永久データを記憶する為の
メモリとを含んでいてよい。更に、ＣＰＬＩ　　２０が
十分に機能を持つ様にする為に、必要に応じて、電源装
置の様な他の普通の要素も設けられる。■１０制御器２
２が種々の■１０モジュール２４乃至２６とＣＰＵ　　
２０との間で交換される情報を制御する。

各々のＩ１０モジュール２４乃至２６は、ＣＰＵ　　２
０及びｌ１０１１１１１１器２２から離れていて、制御
するプロセスに密に接近する別々の場所に置くことが出
来る。第１因には３つのＩ１０モジュールしか示してな
いが、実際の数がこれよりずっと多いことは云うまでも
ない。例えばこ１で説明する装置では、１６個の別々の
Ｉ１０モジュールを容易に収容することが出来る。各々
のＩ１０モジュールは他のモジュールとは独立であり、
夫々他の全てのＩ１０モジュールによって制御されるプ
ロセスとは別個のプロセスを制御する為の専用のモジュ
ールとすることが出来る。

第１図では、例えばＮ番目のＩ１０モジュール２６が一
般化して示したプロセス３０を制御することが示されて
いる。プロセス３０に関連覆る入力及び出力信号が、プ
ロセス３０とＩ１０モジュ、−ル２６の間を伸びる導体
３２によって伝えられる。勿論、プロセス３０は事実上
どんな形式であってもよい。然し、何れにせよ、それが
プロセス３０の状態を感知する種々のセン勺、スイッチ
等（具体的に示してない）を含んでいる。プロセスから
の情報はＩ１０モジュール２６に対づる入力信号の形で
Ｃ）る。プロセス３０は、Ｉ１０モジニＬ−ル２６から
の出力信号を受取り、プロセス３０のυ制御を行う被１
１ｊｗＪ要素（例えばポンプ、モータ等、これも示して
ない）をも含む。同様に、他の各々のＩ１０モジュール
２４．２５も入力装置及び出力装置等の各プロセスに関
連した装置に相互接続される。

データ通信回線２８は直列回線であることが好ましいが
、ＣＰＵ　　２０とＩ１０モジュ−）Ｌｔ２４乃至２６
の間で信号を並列に伝送することも容易に行うことが出
来る。何れの場合でも、Ｉ１０モジュール２４乃至２６
がＣＰＬＪ　　２０との通信の為、通信回線２８に接続
される。通信回線２８は１対の捩り導体、同軸ケーブル
、光ファイバー・ケーブルで構成することが出来、何れ
もコスト及び利用し易さと云う観点から受入れることが
出来る。

第１図のＩ１０モジュール２４には各々のＩ１０モジュ
ールの全体的な電子回路構造がブロック図で例示されて
いる。

即ち、マイクロコントローラ３６が、ＣＰＵ２０と情報
を交換する為のインターフェイス・ボートを持つと共に
、Ｉ１０モジュールの種々の要素を制御し且つ故障の発
生を診断する動作の内蔵プログラムを実施する為の関連
したメモリ（図に示してない）を持っている。更に複数
個の個別の１１０点く又は１１０回路）３７乃至３９が
あり、その各々は入力点として又は出力点として選択的
に動作させることが出来、且つその各々は制御されるプ
ロセスの入力又は出力要素と導体を介して直接的に個別
に結合される。１１０点３７乃至３９が導体母線４０に
よってマイクロコントローラ３６に接続される。任意の
特定のＩ１０モジュール２４乃至２６にある１１０点３
７乃至３９の数は、放熱並びにマイクロコントローラ３
６の制約の様な実際的な観点によって決まる。然し、１
例として云えば、Ｉ１０モジュール１個あたり１６個の
１１０点を設けるのが非常に実用的で便利であることが
判った。

入力及び出力部品の完全さ及び作用能力を検証すると共
に保守及び故障診断の為、監視装置４２が設けられてい
る。監視装置４２は手で持てる寸法にして、成るＩ１０
モジュールから別のＩ１０モジュールへ容易に便利に移
動することが出来る様にすることが好ましい。これは各
々のＩ１０モジュールにケーブルによって接続される様
になっている。このケーブルは、Ｉ１０モジュールに固
定されたコネクタと合さるコネクタを持っている。

このケーブル並びにそれと合うコネクタが第１図に図式
的に示されている。第１図では、監？Ｊｌ装置４２がマ
イクロコントローラ３６のインターフェイス・ポートを
介して１１０モジユール２４に接続されている。

１つのＩ１０モジュールに接続した時、携帯式の監視装
置４２はこのモジュールの１１０点を監視して制御する
ことが出来る様にすると共に、このモジュールに関連す
る診断情報を表示する。携帯式の監視装置が中央処理装
［（ｃＰＵ）２０とは無関係に、且つＣＰＵ　　２０が
存在しなくても、こういう機能を実行することが有利で
ある。例えば監視装置４２は、出力点をオン及びオフに
耘すると共に、入力点の状態を読取る様に作用する。

故障が発生した場合、監視装置１４２は故障の性格と場
所の表示をも発生することが出来る。携帯式の監視装置
４２が、英数字を表示するデータ表示パネル４４と、ア
ドレス・プログラミング並びに［１０モジユール２４乃
至２６の作動を行わせる一組のキー・スイッチ４６を持
つことが認められよう。

第２図には、携帯式の監視装置及び個別の１１０モジユ
ールの好ましい物理的な形が例示されている。即ち、図
示のＩ１０モジュール５１は実質的に端子ブロックの形
をしていて、制御するプロセスの入力及び出力装置と接
続される導体に接続する為の１列の導体端子５３を持っ
ている。端子５３はねじ形接続部にすることが出来る。

この接続部では、ねじを接続線又は端子片に対して締付
ける。各々の１１０点又は回路が対応する端子接続部に
割当てられる。更に、外部電源（交流又は直流）に接続
する為、並びに第１図に示す様にデータ通信回線に接続
する為の端子が割当てられている。各々の１１０点の状
態を表示する発光ダイオード（ＬＥＤ）５５の形をした
可視表示器が設けられている。別のＬＥＤ　　５７．５
８がモジュール５１の動作を表わす。例えばＬＥＤ　　
５７は（モジュールの内部又は外部の何れかに）故障状
態が存在することを表わし、ＬＥＤ　　５８は正常な動
作状態を表わす。モジュール５１にはケーブル・コネク
タ６０と合さるコネクタ５９を設け、こうしてケーブル
６１を介して携帯式の監視装置４９に接続される。

図示の携帯式の監視装置４９は、第１図に関連して前に
説明した様に、それが接続されたｒ１０モジュールを働
かせることが出来る。即ち、携帯式の監視装置は、Ｉ１
０モジュールが第１図に示す様に中央処理装置に接続さ
れていなくても、それを作動して完全に検査することが
出来る。

第３図のブロック図はＩ１０モジュール８０を詳しく示
している（これは第１図のモジュール２４乃至２６の内
のどの１つとも実質的に同じである）。即ち、Ｉ１０モ
ジュール８０が８個の別々の１１０点８１乃至８８から
成るグループを持っている。各々の１１０点がマイクロ
コントローラ９０と制御及び診断情報信号をやり取りす
る。交流又は直流の電力が端子Ｈ及びＮに供給される。

端子Ｈ，Ｎに接続された’ａｍが内部直８ｔｉｉ！！源
装置９４に電力を供給すると共に、モジュール８０をそ
の一部分として含むプログラマブル制御装置によって制
御される外部出力負荷（例えば被制Ｗ要素）があれば、
この負荷に対して電力を供給する。

電源装置９４は単に、Ｉ１０モジュール内に含まれる、
動作に直流電力を必要とする全ての要素に対する直流電
源である。

各々の１１０点８１乃至８＼が夫々１対の導体９５乃至
１０２を介してマイクロコントローラ９０に接続される
。８対の内のＤ線と呼ぶ一方の導体が関連した１１０点
に対する制御データを伝える。８対の他方の導体すなわ
ちＭ線が１１０点からの状態及び診断情報をマイクロコ
ントローラ９０に伝える。各々の１１０点８１乃至８８
はまたｉｉｍ装［９４から電力（例えば１５ボルト）を
受取る様に接続されていると共に、夫々電源端子Ｈ及び
Ｎにも接続されている。端子Ｈ，Ｎに接続された外部電
源が例えば交流１１５又は２３０ボルト線路である場合
、端子Ｈ及びＮは単にこの線路の活線側及び中性点側を
指す。然し、外部電源が直流である場合、端子ト１はそ
の電源の正の側であり、端子Ｎは負の側である。更に各
々のＩ１０モジュール８１乃至８８が２重作用を持つ入
力／出力端子を持っている。１１０点を出力点として動
作させた場合、その１１０点の入力／出力端子が、プロ
セスの内、この１１０点に制御作用が割当てられている
被制御要素（又は負荷）に接続される。

他方、１１０点が入力点として動作する場合、その１１
０点の入力／出力端子が入力装置からの入力信号を受取
る。この為、同じ人力／出力線が、マイクロコントロー
ラ９０からの指令と、入力又は出力装置の２番目の（又
は基準）接続とに応じて、両方の作用に使われる。１例
として、［１０点８２が出力点として作用し、負荷装［
８９に対する電力をオン又はオフに転することが示され
ている。負荷８９が１１０点８２の入力／出力線と電源
のＮ線との間に接続される。これと対照的に、１１０点
８４が入力点として動作し、入力スイッチング装置ｆ９
１が入力／出力線と電源のＮ線の間に接続されることが
示されている。１１０点８１乃至８８の任意の１つは、
その１１０点の内部回路に幾分関係するが、出力様式で
は直流シンクの様な直流源として、又は交流源として動
作することが出来る。回路のこういう面については後で
詳しく説明する。

各々の１１０点８１乃至８８からＭ線を介してマイクロ
コントローラに供給される情報は、負荷電流の状態（高
又は低）、この１１０点に供給された電力レベル、１１
０点の温度状態、任意の入力装置の状態を報告するデー
タ並びにその他の情報を含んでおり、これら全ては後で
更に詳しく説明する。

第１図について概略を説明した様に、各々の１１０点８
１乃至８８の制御が最終的には中央処理装置によって決
定される。第３図では、ＣＰＵとの通信はマイクロコン
トローラ９０のインターフェイス・ボート（好ましくは
直列ボート）及びデータ通信回線１０６（第１図の２８
に相当する）を介して行われる。第３図のモジュール８
０と実質的に同様なこの他のＩ１０モジュールもデータ
通信回線１０６に接続することが出来る。マイクロコン
トローラ９０は中央処理装置の指令に応答するが、Ｉ１
０モジュール８０内にある各々の１７０点を局部的に分
布した形でＩ制御する。マイクロコントローラ９０は動
作制御装置であって、内蔵プログラムに従って、中央処
理装置からの指令並びに各々の１１０点８１乃至８８か
らＭｆｊｌを介して受取った信号の関数として動作する
。第３図には詳しく示してないが、マイクロコント０−
５９０はプログラムを記憶する為、並びにプログラムを
実行して所期の制御作用を行うのに必要なその他のデー
タを記憶する為のメモリをも含んでいる。

第４図の簡略ブロック図は、出力スイッヂング装置を除
いたＩ１０回路の好ましい実施例を示す。

即ち、１１０点が通信部分１１１と制御及び感知部分１
１３とを含む。通信部分１１１（これを最初に説明する
）がタイマ１１７、出力データ・フィルタ１１９、出力
選択器１２０．２ビツト計数器１２１、最終状態保持ラ
ッチ１２３、ディフォールト（ｄ＋Ｊａｕｌｔ　）ラッ
チ１２４、状態符号化器１２５、状態ラッチ１２７及び
データ選択器１２９を含む。

通信部分１１１がＤ線を介して動作！、１ＩＩｌｌ装置
（例えば第３図のマイクロコントローラ９０）からの信
号１Ｇを受取ると共に、導体６本の母線１１５を介して
一組の状態を表わす〈診断）信号を受取る。通信部分１
１１は制御及び感知部分１１３に対してオン／オフ指令
信号を発生すると共に、Ｍ線を介してマイクロコントロ
ーラに対し、診断信号（ＳＴＡＴＥ）を送る。オン／オ
フ指令信号が最終的にスイッチング装置くこれは絶縁ゲ
ート・トランジスタＩＧＴであることが好ましいが、後
で説明する）をυＩｔｌｌする。このスイッチング装首
の動作は、１１０点が入力点として作用するか出力点と
して作用するかによって決まる。第５図及び第６図は通
信部分１１１の動作に関連する成る信号の間の関係を例
示しており、これらの図を第４図と共に参照されたい。

制御信号ＳＩＧは、オン／オフ情報、最終状態保持（Ｈ
ＬＳ）情報、ディフォールト状態（ＤＥＦ）情報及びタ
イミング情報を含む符号化パルス列である。これは一連
のフレームで構成され、各々のフレームは２個又は４個
のパルスを含み、その後、１個のパルスが省略され、即
ち消失パルスが続いている。［消失パルスＪが通信部分
１１の動作を再同期させるのに役立つ。２個又は４個の
パルスの各々は２５％又は７５％の何れかのデー１−テ
ィ・サイクルを持っている。１フレーム内のパルスの間
の時間Ｔが一定であり、これが「消失パルス」の持続時
間でもある。ｌ１ｌｌｔ［ｌ信＠ＳＩＧが最初はタイマ
１１７に印加され、そこでその立上りによって、タイマ
１１７をリセットし、そのタイミング・サイクルを開始
する。この為、タイマ１１７は、信号ＳｒＧの各々の立
上りから約０゜５Ｔ後にりＯツク信号ＣＬＫの立上りを
出す。信号ＣＬＫを使って２ビツト計数器１２１、出力
データ・フィルタ１１９及びラッチ１２３，１２４のク
ロック動作を行う。最初にリセットされていないと、タ
イマ１１７は、信号ＳＩＧの立上りから約１．５Ｔ後に
同期信号５ＹＮＣの立上りをも発生し、信号ＳＩＧの立
上りから少し長い時間（例えば２．５Ｔ）後に信号ＬＯ
８の立下りを出す。通常、信号ＳＩＧの立上りはＴの間
隔で発生し、この為、タイマ１１７は信号５ＹＮＣ又は
ＬＯ８の変化が発生する前にリセットされる。然し、「
消失パルス」　（同期期間）が発生すると、信号ＳＩＧ
の立上りの間に２丁の時間があり、信号５ＹＮＣが約０
．５Ｔの間高になる。パルス信号５ＹＮＣが通信部分１
１１をリセットし、こうしてこれから新しいフレームが
開始することを知らせる。信号ＳＩＧの立上りの間に２
．５丁より良い朗ＩＮがあると、信号しＯ８が低になり
、信号の損失が起こったことを通信部分１１１に知らせ
る。

Ｄ線を介して１１０点に送られるオン／オフ情報は、制
御信＠ＢＩＧの各フレームの最初の２個のパルスの中に
入っている。７５％のデユーティ・サイクルを持つパル
スは論理１（スイッチ・オン）に対応し、２５％のデユ
ーティ・サイクルを持つパルスは論理Ｏ（スイッチ・オ
フ）に対応する。後で明らかになるが、信号ＳＩＧのパ
ルスの立上りから０．５Ｔ後に発生するり０ツク・パル
ス（ｃＬｋ）が、実効的に信号ＳＩＧをこの時リンプリ
ングする。この為、信号ＳＩＧとして２５％のデユーテ
ィ・サイクル＜０．２５Ｔ）のパルスが送られた場合、
０．５丁の時間後に低レベル又は論理Ｏが得られる。他
方、７５％のデユーティ・サイクル（０，７５Ｔ）のパ
ルスが送られた場合、０．５丁の時間後に高レベル又は
論ｌ１１が得られる。信号ＳＩＧの最初の２つのパルス
は冗長性のために伝送される。即ち、通信部分１１１が
オン／オフ指令に応答する為には、最初の２つのパルス
が一致（両方１又は両方０）Ｌなければならない。こう
いう目的の為、ｆＪＪ御信号ＳＩＧが出力データ・フィ
ルタ１１９に供給され、このフィルタが！ｌＪ御信丹の
最初の２つのパルスを実効的にサンプリングして比較す
る。２つのパルスが（例えば雑音の干渉の為に）相異な
る場合、出力データ・ファイル１１９は最後に受取った
有効なオン／オフ指令を保持する。

制御信号の１フレームが２個でなく４個のパルスを持つ
場合、３番目及び４番目のパルスを使って、夫々最終状
態保持ラッチ１２３及びディフォ−ルト・ラッチ１２５
を更新する。これらのラッチ１２３．１２４の内容は、
３番目及び４番目のパルスを受取った時にだけ変更され
る。３番目のパルス位置が論理１であると、最終状態保
持信号ＨＬＳが高にセットされ、３番目のパルス位置が
論理Ｏであると、信号ＨＬＳが低になる。信号［」ＬＳ
が最終状態保持ラッチ１２３の出力に現われ、出力選択
器１２０及び状態符号化器１２５に供給される。同様に
、４番目のパルスがディフォールト信号Ｄ［ＥＦを高又
は低（高−オン、低−Ａ〕）に設定する。ディフォール
ト信号ＤＥＦ及びその補数ＤＥＦがディフォールト・ラ
ッチ１２４の出力として現われる。ディフォールト信号
ＤＥＦが状態符号化器１２５に供給され、その補数ＤＥ
Ｆが出力選択器１２０に供給される。マイクロコントロ
ーラからの通信がない場合（即ち、制御信号がなく、信
号Ｌ　ＯＳが低になる場合）、信号１−ＩＬＳが出力選
択器１２０に指令して、前のオン／オフ状態を保持させ
るか、或いはディフォールト状態をとらせる。信号）Ｉ
ＬＳが論理１であれば、前の状態が保持される。信号Ｈ
ＬＳが論理Ｏであれば、信号ＬＯ８が低になるや否や、
ディフォールト状態をとる。この動作の利点は明らかで
ある。

すなわち、１１０点と制ｍ要素（即ち第１図及び第３図
のマイクロコントローラ）の間の通信が失われた場合、
オン／オフ状態が強制的に予め選ばれた好ましい状態に
なる。

２ビツト計数器１２１がクロック・パルス（ｃＬＫ）を
計数して、出力カウントＳＯ及びＳｌを発生する。これ
らはＯと３の間の２進埴を持つ。

このカウントは、１フレーム内のどのパルスを受取って
いるかを表わし、出力データ・フィルタ１１９、最終状
態保持ラッチ１２３、ディフォール〜・ラッチ１２４及
びデータ選択器１２９に（信号ＳＯ及びＳｌとして）供
給され、各々の回路が１フレームの中の適当なパルスだ
けに応答する様にする。

第５図の波形は種々の状態に対する信号ＳＩＧ、ＣＬＫ
、５ＹＮＣ，ＬＯ８及びオン／オフ信号の関係を示す。

最初のフレーム（参照の便宜の為、フレームには任意に
フレーム番号を付しである）では、信号ＳＩＧとして２
つの冗長な２５％のデユーディ・サイクルを持つパルス
が論理Ｏすなわちオフ・スイッチ状態に対応して送られ
る。信号ＳＩＧのパルスの立上りから０．５７の時にク
ロック・パルスが発生される。２つの冗長パルスの後、
同期期間又は「消失パルス」がある。消失パルスにより
、パルス信号５ＹＮＣが発生され、フレームの終りであ
ることを知らせる。信＠ＳＩＧの２つのパルスが共に２
５％のデユーティ・サイクルを持つから、オン／オフ値
は低にどマまり、信号ＬＯ３は高にとずまる。

２番目のフレームでは、信号ＳＩＧの最初のパルスが２
５％のデユーティ・サイクルで、２番目が７５％のデユ
ーティ・サイクルである。同一でないことは、例えば雑
音の干渉によるものであることがある。この場合、最初
のフレームと同じ様に、信号ＣＬＫ及び５ＹＮＣのパル
スが再び発生され、信号ＬＯ５は高にとイまる。然し、
信号ＳＩＧの２つのパルスが相異なる為、オン／オフ信
号は前の値、今の場合は低を保つ。３番目のフレームで
は、信号ＳＩＧのパルスが共に７５％のデユーティ・サ
イクルの持続時間を持ち、オン／オフ・スイッチ信号を
オン・レベルに高くすべきであることを知らせる。これ
は、信号ＳＩＧの２番目のパルスに続くクロック・パル
スの立上りの時に行われる。４番目のフレームでは、制
御信号Ｓ１Ｇのパルス間で同一性がなく、その為オン／
オフ線が高にと寸まる。５番目のフレームは、共に２５
％のデユーティ・サイクルを持つ２つの冗長なパルスが
発生したことにより、オン／オフ線が低レベルに復帰す
る。６番目のフレームでは、信号ＳＩＧは４つの７５％
のデユーティ・サイクルを持つパルスを含む。６番目の
フレームは、４つのパルスと「消失パルス」を収容する
為に持続時　　　　間が幾分伸びている。信号ＳＩＧの
第１及び第２のパルスがオン／オフ信号を高に戻す。第
５図に示してないが、このフレームの第３のパルスが、
その特出るクロック・パルスの立上りと同時に信号ＨＬ
Ｓを高にし、このフレームの第４のパルスが信号ＤＥＦ
を高にする。

オン／オフ、ディフォールト及び最終状態保持情報の他
に、制御信号ＳＩＧは、状態データ又は診断データをマ
イクロコントローラに送り返すタイミングを定める。状
態符号化器１２５が、オン／オフ信号、信号ＤＥＦ及び
ＨＬＳのビットと共に、制御及び感知部分１１３から、
導体母線１１５を介して６つのスイッチ状態を入力とし
て受取る。状態符号化器１２５はこれらの入力信号を組
合せて４ビツトの符号化状態メツセージを形成し、それ
が状態ラッチ１２７に供給される。データ選択器１２９
は４省択１　（ｏｎｅ　ｏｆ　ｆｏｕｒ　）選択器であ
って、これは状態ラッチ１２７からの４つのデータ・ビ
ットを受取り、その後、この４ビツト状態情報（ＳＴＡ
ＴＥ）をＭ線を介してマイクロコントローラに逐次的に
送る。２ビツト計数器１２１の出力は信号ＳｒＧのパル
スのカウントを表わし、データ選択器１２９を制御して
、それが信号ＳＩＧの各々のパルスを受取る度に、１つ
のビットを送出す様にする。４つのビットは、１番目の
ビット（ＸＯ）が故障状態が存在するかどうかを示し、
２番目のピッ１−（ＸＩ）が出力負荷に電圧が現われて
いるかどうかを示す様に符号化されている。故障が発生
すると（ＸＯ＝Ｏ）、３番目及び４番目のビット（Ｘ２
及びＸ３）が故障の性格を表示する。故障が発生しない
こと（ＸＯ−１）、３番目のビットは最終状態保持の値
を表わし、４番目のビットはディフォールト値を表わす
。

マイクロコントローラ９０（第３図）は、通信部分１１
１に送られるＩＩｎＩＩ信号ＳＩＧにある１フレームあ
たりのパルス数により、通信部分１１１からどれだけの
情報を受取るべきかを決定する。

マイクロコントローラが、Ｄ線に信号ＳＩＧの立上りを
出した直後、Ｍ線の状態信号を読取る。この為、制御信
号中の１フレームあたりのパルス数と１フレームあたり
に読取る状態ビット数は同じである。通常、マイクロコ
ントローラは１フレームあたり２個のパルスを出し、ビ
ットＸＯ及び×１を読取る。ビットＸＯが故障を示す場
合、マイクロコントローラは１フレームあたり４パルス
に切換ねり、ビット×２及び×３に含まれる故障メツセ
ージを読取ることが出来る様にする。故障がない時、最
終状態保持ラッチ１２３及びディフォールト・ラッチ１
２４の読取及び自込みの為に４パルス様式を使うことも
出来る。この場合、信号ＳＩＧの３番目及び４番目のパ
ルスが最終状態保持ラッチ及びディフォールト・ラッチ
１２４を夫々セット又はリセットし、状態信号５ＴＡＴ
Ｅのビット×２及び×３がこれら２つのラッチの状態を
表示する。　′ 第４図の制御及び感知部分１１３が、スイッチ論理回路
１３３、比較回路１３５及びゲート駆動回路１３７を含
む。スイッチ論理回路１３３が通信部分１１１によって
発生されたオン／オフ信号を受取り、他の入力信号の状
態に応じて、ゲート駆動回路１３７を介して対応するゲ
ート信号を電力スイッチング装置のゲート端子に供給す
る。電力スイッチング［ｆは絶縁ゲート・トランジスタ
（Ｉ　Ｇ　Ｔ　）であることが好ましく、これは後で更
に詳しく説明する。

スイッチ論理回路１３３に供給されるこの他の信号の中
には、電源装置からの給電電圧レベル及び電力スイッチ
ング装置の温度を表わす信号がある。線路電圧、負荷電
圧及び負荷電流を表わす信号が比較回路１３５の入力と
して供給される。比較回路１３５は、予め選ばれた低限
界、中間限界及び高限界に対する負荷電流のレベルを表
わす一組の信号を発生する。比較回路１３５は線路電圧
レベルに対する負荷電圧レベルを表わす信号をも発生し
、交流に対しては、交流のゼロ交差を表わす信号をも発
生する。これら全ての信号が導体５本の母線１３６を介
してスイッチ論理回路１３３の入力に供給される。スイ
ッチ論理回路１３３に対する別の入力がＡＣ／ＤＣと記
されていて、交流様式又は直流様式の何れかの動作を予
め選択する為に使われる。

スイッチ論理回路１３３が一組の診断信号を発生し、そ
れが導体６本の母線１１５を介して状態符号化器１２５
に供給される。この−組の診断信号は、比較回路１３５
によって発生される電圧及び電流レベル信号と温度信号
及び給電電圧信号である。６つの診断信号は、例えば、
１）負荷が開路である又は切離されていること、２）負
荷が第１の高限界の値を越えていて、即時の保護応答を
必要とすること、３）負荷電流が第２の高限界の値を越
えていて、予め選ばれた成る期間の開電流がこの限界よ
り高いま）である場合にだけ、保護応答を必要とするこ
と、４）負荷電圧が印加されている又は印加されていな
いこと、５）供給電圧の相対的なレベル、６）電力スイ
ッチング装置の相対的な温度を表示する為に使うことが
出来る。

種々の入力／出力スイッチング回路を設けて、ｉＩ＋Ｉ
ＩＩａ及び感知部分１１３から出るゲート信号によって
制御することが出来る。例えば、電界効果トランジスタ
又はシリコンｔ、＋＋ｍ＋整流器（ＳＣＲ）で構成され
たスイッチング回路を入力／出力スイッチング回路とし
て使うことが出来る。何れにせＪ：、好ましいスイッチ
ング回路は、接続された負荷に対する′ｌＩｉ流を表わ
す信号を発生する手段を含む電流分路を含む。然し、最
も好ましいスイッチング回路は絶縁ゲート・トランジス
タ、（ＩＧＴ）を使う。

一般的にＩＧＴはゲート動作によってＩ？！状態にし、
又は導電しなくなる様にすることが出来る電力半導体装
置である。即ち、ＩＧＴはそのゲート端子を通じてター
ンオン及びターンオフの両方を行うことが出来る。成る
形式のＩＧＩ−は電流エミュレーション部分を含んでお
り、これは合計ＩＧＴ電流の比例的な一部分を通す様に
設けられたＩＧＴの一部分である。エミュレーション部
分は、電流を感知する為に電力を消費する大形の分路抵
抗に頼らずに、合計電流を監視する為に使うことが出来
る点で有利である。単一ゲート信号がＩＧＴの主部分及
びエミュレーション部分の両方に於ける電流の流れを制
御する。絶縁ゲート・トランジスタはく名称が違うが）
アイ・イー・ディー・エム（ＩＥＤＭ）誌８２　（１９
８２年１２月号）、第２６４頁乃至第２６７頁所載のバ
リガ等の論文「絶縁ゲート整流器（ｆＧＲ）：新しい電
力スイッチング装置」に記載されている。エミュレーシ
ョン部分を持つＩＧＴが出願人の係属中の米ｌ特許出願
番号第５２９．２４０号の対象になっている。第７Ａ図
乃至第７Ｃ図は、こ１で説明するＩ１０装置に使うこと
が出来る、ＩＧＴを用いた種々の入力／出力スイッチン
グ回路を示している。

第７Ａ図の直流源回路では、ＰチャンネルＩＧＴ　１４
１のゲート端子１４０にゲート信号が印加される。ＩＧ
Ｔ　　１４１は主電流部分のエミッタ１４２とエミュレ
ーション電流部分のエミッタ１４３とを持っている。直
流電源の正の側が主エミツタ１４２に直接に接続される
と共に、負担抵抗１４５を介してエミュレーション部分
のエミッタ１４３に接続される。ＩＧＴ装置のコレクタ
が、フリーホイール・ダイオード１４７と前置負荷抵抗
１４８の並列の組合せの１端に接続される。ダイオード
１４７と前置負荷抵抗１４８の組合せの他端が直流電源
の負の側に接続される。ＩＧＴ１４１とダイオード及び
前置負荷抵抗の組合せとの接続点が入力／出力端子１４
９になる。実際に使う時は、入力装置と負荷が同時に接
続されることはないが、負荷１５０が入力／出力端子１
４９と負荷（即ち、出力）リターン端子１５２の間に接
続されることが示されており、入力ＨＩｆ１５３が入力
／出力端子１４９と入力リターン端子１５５の間に接続
されることが示されている。リターン端子１５５．１５
２は夫々直流電源の正及び負の線と電気的に共通である
。前置負荷抵抗１４８は比較的高いオーミック値を持ち
、負担抵抗１４５は比較的小さいオーミック値を持って
いるが、第７Ｂ図及び第７Ｃ図の回路に使われる対応す
る前置負荷抵抗及び負担抵抗も同様である。例えば、１
２０ボルト電源では、前置負荷抵抗１４８は２０キロオ
一ム程度であってよく、負担抵抗１４５は１０オ一ム程
度であってよい。

第７Ａ図の回路を出力として動作させる時、適当な時刻
にＩＧＴ　　１４１をＡン及びオフに転することにより
、負荷電流が制御される。負荷電流が電源からＩＧＴ　
　１４１及び負荷１５０を通り、電源に戻る。ＩＧＴの
エミュレーション部分により、負荷電流の監視が容易に
なる。このエミコレ−ジョン部分は、負担抵抗１４５と
エミッタ１４３との接続点に負荷電流を表わす信号を発
生する。

負荷電圧が実際に印加されたことを確認する負荷電圧信
号が、前置負荷抵抗１４８とＩＧＴ　　１４１のコレク
タの接続点から取出される。線路電圧信号が前置負荷抵
抗１４８の他端から取出される。

フリーホイール・ダイオード１４７は、誘導性負荷から
の逆Ｎ流に対する分路として設けられている。

第７Ａ図の回路が入力として動作する時、Ｉ　ＧＴはオ
フ状態に保たれる。この時、前置負荷抵抗１４８の両端
に発生される電圧を監視することにより、入力装置１５
３の状態（開閉）が検出される。この状態信号が負荷電
圧線を介して監視される。

第７Ｂ図の直流シンク入力／出力回路は、第７Ａ図の直
流源回路と同じ動作素子を持っているが、その形式が若
干具なる。この回路が出力として動作する時、負荷１５
７が入力／出力端子１５８と負荷リターン端子１５９の
間に接続される。負荷電流を制御する為に、ＩＧＴ　　
１６１がオン又はオフに切換えられる。然し、ＩＧＴ　
　１６１がＮチャンネルＩＧＴであることに注！された
い。コレクタ端子が、フリーホイール・ダイオード１６
５と前置負荷抵抗１６７の並列の組合せの１端に接続さ
れる。この組合せは、負荷１５７を接続した端子１５９
．１５８と並列である。負担抵抗１６８がエミュレーシ
ョン部分のエミッタと直流電源の負の側との闇に直列に
接続される。主部分のエミッタが直流電源の負の側に直
結になっている。

負荷電流を表わすＩＧＴ電流信号が、負担抵抗１６８と
エミュレーション部分のエミッタ１６３との接続点から
取出される。負荷電圧信号が入力／出力端子１５８から
取出され、線路電圧信号が入力リターン端子１６０にも
接続された直流電源の正の側から取出される。前に述べ
たｉ流源回路と同じく、入力／出力回路を入力として使
う時、ＩＧＴ　　１６１をオフに保ち、前置負荷抵抗１
６７の両端に発生した電圧により、入力装［１７０の状
態が感知される。この状態信号が負荷電圧線を介して送
られる。

第７Ｃ図は入力／出力回路を示しているが、この図では
、並列のＰ及びＮチャンネルＩＧＴ　　１７５．１７６
が使われる。ＩＧＴゲー１へ信号がゲート制御回路１７
８に印加され、この回路はＩＧＴ　　１７５，１７６を
制御する（即ちオン及びＡ〕に転する）為の（反対極性
の）２つのゲート制御信号を同時に発生する。ＩＧＴ　
　１７５のエミュレーション部分は直列接続の負担抵抗
１８０を持ち、ＩＧＴ　　１７６のエミュレーション部
分は直列接続の負担抵抗１８１を持っている。［ＧＴの
負荷電流を表わすＩＧＴ電流信号が、２つの負担抵抗１
８０．１８１の両端に発生した信号を差動比較器１８３
で比較することによって得られる。

過渡電圧抑圧装６１８５がＩＧＴの主部分と並列に、入
力／出力端子１８６と入力装置のリターン端子１８７の
間に接続される。リターン端子１８７は交流線路の片側
とも電気的に共通である。前置負荷抵抗１８９が入力／
出力端子１８６と負荷リターン端子１９０の間に接続さ
れる。リターン端子１９０が交流線路の反対側に接続さ
れている。

第７Ｃ図の回路が出力として作用する時、ゲート制御回
路１７８が、ＩＧＴゲート信号に応答して、ＩＧＴ　　
１７５，１７６を同時にオン又はＡ）の何れかになる様
に指示し、こうして負荷電流をオン又はオフに切換える
。負荷１９１が入力／出力端子１８６と負荷リターン端
子１９０の間に接続される。入力として動作する時、負
荷１９１は接続せず、入力スイッチング装置１１９２が
入力／出力端子１８６とリターン端子１８７の間に接続
される。この場合、ＩＧＴ　　１７５．１７６はオフ状
態に保たれ、入力スイッチング装置１９２の状態が負荷
電圧線の電圧の有無によって決定される。電圧が存在す
ることは、閉じた入力スイッチが存在することを表わす
。

第８図には制御及び感知部分が詳しく示されており、通
信部分からのオン／オフ信号がナンド・ゲート１９５の
一方の入力、インバータ１９６、及びフリップフロップ
１９８，１９９のリセット（Ｒ）入力に印加される。ナ
ンド・ゲート１９５の他方の入力はナンド・ゲート２０
１の出力信号を受取る。ナンド・ゲート２０１の１番目
の入力は、出力回路が交流出力として動作するか直流出
力として動作するかに応じて、高又は低の何れかになる
信号が供給される。この信号は、ＡＣ／ＤＣ選択線を高
又は低の基準値に適当に接続するスイッチ又はジャンパ
線によって発生することが出来ることが理解されよう。

ナンド・ゲート２０１の残りの入力がゼロ交差検出器２
０２からの信号をインバータ２０１ａを介して受取る。

これは、交流線路電圧（交流出力回路の場合）がゼロ電
圧から所定の範囲内にある場合を示す。この為、交流出
力の場合、ナンド・ゲート１９５は、交流線路電圧のゼ
ロ交差中だけ、オン／オフ信号を通過させる。ゼロ交差
検出器２０２は、交流入力信号がゼロ交差から所定の範
囲内にあることを表わす信号を発生するものであれば、
多数の普通の回路のどれであってもよい。直流出力の場
合、ナンド・ゲート２０１の状態により、オン／オフ信
号がナンド・ゲート１９５を通過することが出来る。

ナンド・ゲート１９５がらのオン／オフ信号がフリップ
フロップ２０３のセット入力に印加される。

フリップフロップ２０３のＱ出力がアンド・ゲート２０
５の３人力の内の１つに印加され、このアンド・ゲート
の出力がＩＧＴゲート信号として作用する。

アンド・ゲート２０５に対する残りの２つの入力は、フ
リップフロップ１９８．１９９のｄ出力から供給される
。オン／オフ信号がオフ状態になる時、フリップフロッ
プ１９８，１９９が両方共リセットされる。ＩＧＴ電流
が予め選ばれた値を越える時、何時でもフリップフロッ
プ１９８は比較器２０７からのセット信号を受取る。こ
の為、ＩＧＴ電流を表わす信号が比較器２０７の反転入
力に印加され、ＩＧＴ電流の過大レベルを表わす基準電
圧が非反転入力に印加される。例えば基準電圧は３０ア
ンペアの電流に対応する値を持っていてよい。同様に、
フリップフロップ１９９が給電監視Ｉ！１Ｎ２０９から
の信号をレット（Ｓ）端子に受取る。給電監視装置２０
９は、直流給電電圧が予め選ばれた値より高いか低いか
を表わす信号を発生するものであれば、多数の周知の手
段の内のどれであってもよい。従って、動作上、低い給
電電圧又は過度に高いＩＧＴ電流がアンド・ゲート２ｏ
５を禁止する。これによってＩＧＴ（アンド・ゲート２
０５の出）〕に接続されている）は強制的にオフ状態に
なり、故障状態が除かれるまで、この状態にと寸まる。

フリップ７０ツブ１９８のＱ出力が過電流遮断信号とし
て使われ、導体母線１１５（第４図）に供給される６つ
のスイッチ状態信号の内の１つである。フリップフロッ
プ１９９のＱ出力は、アンド・ゲート２０５に行く他に
、論理ゲー１−２１０の一方の入力にも印加される。給
電監視装置２０９からの信号が論理ゲート２１０の他方
の入力に印加され、この為、このゲートの出力信号は直
流電源装置の状態を表わす。この出力信号も６つのスイ
ッチ状態信号の内の１つである。

フリップフロップ２０３がナンド・ゲート２１２の出力
からリセット信号を受取る。ナンド・ゲート２１２に対
する２つの入力の内、１番目はインバータ１９６からの
反転したオン／オフ信号であり、２番目の入力はナンド
・ゲート２１３がら来る。ＡＣ／ＤＣ選択信号がナンド
・ゲート２１３の一方の入力に加えられ、比較器２１４
の出力がインバータ２０１ｂを介して他方の入力に加え
られる。比較器２１４はＩＧＴ電流の監視比較器であり
、その反転入力にＩＧＴ電流信号が印加される。比較的
小さい、最小ＩＧＴ電流の値（例えば０．０５アンペア
）に対応する基準電圧が、比較器２１４の非反転入力に
印加される。ナンド・ゲート２１２）インバータ１９６
、ナンド・ゲート２１３及び比較器２１４から成る組合
せは、フリップフロップ２０３を通じて、ＩＧＴ負荷電
流が基準値より小さくなければ、ＩＧＴを（交流動作様
式で）切換えることが出来ない様にする。

ＩＧＴ電流信号が比較器２１５の非反転入力にも印加さ
れ、そこで中間の基準電流の値と比較される。この中間
の基準電流の値（例えば２アンペアに対応する）が比較
器２１５の反転入力に印加される。然し、比較器２１５
の非反転入力には、抵抗２１６及びコンデンサ２２０で
構成される時間遅延回路も接続されている。抵抗２１６
及びコンデンサ２２０の組合せは、比較器２１５の非反
転入力の電圧をＩＧＴ電流に対して遅延させる。

この為、ＩＧＴＩｉ流が延長した期間の間、基準値を越
える場合だけ、比較器２１５の出力に影響が出る。単に
過電流の持続時間が短ければ、比較器２１５の状態変化
は起らない。比較器２１５の出力及び比較器２１４の出
力の両方がスイッチ状態信号として供給される。これら
の信号は診断信号として作用し、ＩＧＴ電流が中間の基
準値より高いか低いか、並びにそれが低い基準値より高
いか低いかを夫々表わし、必要な場合、マイクロコント
ローラによって是正措置を開始することが出来る様にす
る。

ＩＧＴ電流が中間の基準値を越えた場合、この過電流の
大きさ並びに持続時間が比較器２１５の状態を変えるの
に十分である場合にだけ、是正措置がとられる。即ち、
負荷電流が所定の時間の間、中間の基準値を越★たとき
、是正措置がとられる。

場合によっては、時間遅延回路（即ち、抵抗２１６及び
コンデンサ２２０）を省略し、マイクロコントローラで
実施されるソフトウェアのルーチンにより、時間遅延機
能を実施することが好ましいことがある。ＩＧＴ電流又
は負荷ｍｌと低い又は小さい基準値との比較により、負
荷が接続されているかどうか、或いは接続されていても
、開路しているかどうかを表わす診断信号（例えば０．
０５Ａ）を発生することが出来る。フリップフロップ２
１７のＱ出力は、接続された負荷に電圧がか）っている
かどうかを表わす診断スイッチ状態信号である。フリッ
プフロップ２１７のセット（Ｓ）入力端子がナンド・ゲ
ート２１８の出力に接続される。ナンド・ゲート２１８
がインバータ２１９からの反転した交流ゼロ交差信号を
第１の入力端子に受取ると共に、比較器２２１の出力を
他方の入力端子に受取る。比較器２２１が線路電圧及び
負荷電圧を比較して、負荷電圧が線路電圧の予め選ばれ
た百分°準備より大きいか小さいかを表わす論理信号を
発生する。例えば出力信号は、負荷電圧が線路電圧の７
０％の値より高いか低いかを表わすものであってよい。

線路電圧及び負荷電圧が夫々入力抵抗２２３．２２４を
介して比較器２２１の入力端子に印加される。機能的に
は、ナンド・ゲート２１８は、交流線路電圧がゼロ・ポ
ル１−から所定の範囲内である時、何時でも、フリップ
フロップ２１７の出力の状態変化を防止する。従って、
交流線路電圧がゼロ交差の近くにある時には、何時でも
、負荷電圧の状態に関する判定を下すことはない。

フリップフロップ２１７がナンド・ゲート２２６の出力
によってリセットされる。ナンド・ゲート２２６に対す
る第１の入力はインバータ２１９からの反転したゼロ交
差信号であり、第２の入力はインバータ２２７によって
反転した後の比較器２２１の出力である。

残りのスイッチ状態信号が温度監視＠［２２９によって
発生され、これはＩＧＴ（又は交流出力の場合は複数個
のＩＧＴ）のようなスイッチング装置の相対的な温度を
表わす。温度監視装！１２２９は、ＩＧＴと熱的に良好
な連絡を持つ単純なＰＮ接合温度検出器であることが好
ましい。温度検出器は、例えばＩ　Ｇ７２！度が１５０
℃を越えたという表示を発生する様に選ぶことが出来る
。

第９図は第９Ａ図乃至第９Ｃ図で構成されていて、通信
部分（第４図の１１１）の実施例を詳しく示している。

タイマ１１７の出力信号が、抵抗３００及びタイミング
・コンデンサ３０１で構成されたＲＣタイミング回路か
ら取出される。抵抗３００及びコンデンサ３０１が正の
電圧源十Ｖ及び回路の共通点の間に直列に接続されてい
る。抵抗３００とコンデンサ３０１との間の接続点が、
信号損失（ＬＯ８）比較器３０３反転入力と、同期（Ｓ
ＹＮＣ）及びクロック（ｃＬＯＣＫ）比較器３０４，３
０５の非反転入力に夫々接続される。

抵抗３０８乃至３１２が分圧回路を構成し、この分圧回
路の抵抗は電圧源＋Ｖと回路の共通点の間に直列に接続
されている。分圧回路の抵抗３０８乃至３１２の闇の各
々の接続点がＭ準電圧を発生する。抵抗３０８，３０９
の間の接続点から取出される最高の基準電圧が、比較器
３０３の非反転入力に印加される。順次低い電圧レベル
を持つ他の電圧Ｍ準が５ＹＮＣ比較°器３０４及びＣＬ
ＯＣＫ３０５の反転入力と制御比較器３１４の非反転入
力に夫々印加される。

トランジスタ３１５のコレクタ端子がコレクタ抵抗３１
６を介してタイミング・コンデンサ３０１に接続され、
コンデンサの他端がトランジスタ３１５のエミッタに接
続される。トランジスタ３１５のオン／オフ状態がコン
デンサ３０１の充電−放Ｗ１サイクルを制御すると共に
、それ自体はフリップフロップ３１７のＱ出力によって
制御される。抵抗３１８がトランジスタ３１５のベース
端子とフリップフロップ３１７のＱ出力端子の間に接続
される。フリップ７０ツブ３１７のリセット（Ｒ）端子
はｌ１１１御比較器３１４の出力信号を受取る。制御比
較器３１４が（比較器３１４の反転入力に印加される）
タイミング・コンデンサ３０１の両端の電Ｅを、抵抗３
１１．３１２の接続点からの基準電圧と連続的に比較す
る。

タイマ１１７の動作を考えるにあたって、最初に７リツ
プフロツブ３１７のＱ出力が低レベルであって、］・ラ
ランジッタ３１をオフに保ち、この為コンデンサ３０１
が成る電圧レベルに充電され、ＩＩＩＩＩｌ比較器３１
４の出力が低であると仮定することが出来る。この状態
では、フリップフロップ３１７のクロック（ｃ）入力に
バッファ増幅器３２０を介して印加される信号ＳＩＧの
パルスの立上りにより、Ｑ出力が高レベルに変わる。こ
れによってトランジスタ３１５がオンに転じ、コンデン
サ３０１を放電させる。コンデンサ３０１が放電すると
、比較器３０５からの出力信号ＣＬＫが強制的に低レベ
ルになる。比較器３０４の出力は、その前に低レベルに
なっていなければ、やはり強制的に低レベルになり、Ｌ
Ｏ８比較器３０３の出力は、それまでに高レベルの状態
になければ、強制的に高レベルになる。

コンデンサ３０１の放電が比較器３１４によって検出さ
れる。この比較器の出力が高レベルになると、フリップ
フロップ３１７をリセットする。

この時フリップ７０ツブ３１７のＱ出力が低になり、ト
ランジスタ３１５をオフに転じ、こうしてコンデンサ３
０１の再充電を開始することが出来る様にする。一旦再
充電電圧が十分に高くなると、クロック比較器３０５が
トリガされ、高レベルの信号ＣＬＫが発生される。コン
デンサ３０１を引続いて充電するのに任せると、成る電
圧レベルに達して、最初に５ＹＮＣ比較器３０４、次に
ＬＯ８比較器３０３をトリガする。こうして５ＹＮＣ比
較器３０４が「消失パルスＪによってトリガされ、ＬＯ
８比較器が約２．５丁の開信号ＳＩＧがないことによっ
てトリガされるが、これは前に説明した通りである。

第９Ｂ図で、信号ＳＩＧ及びＣＬＫが出力データ・フィ
ルタ１１９に印加される。このフィルタはフリップフロ
ップ３２５，３２６、排他的ノア・ゲート３２９、ナン
ド・ゲート３２８、インバータ３３０及び伝送グーと３
３１．’３３２を含む。

信ＭＳＩＧ及びＣＬＫのパルスがフリップフロップ３２
５のＤ及びＣ入力に夫々印加され、このフリップフロッ
プは、その直前の信号ＳＩＧのパルスの高又は低レベル
状態をそのＱ出力に保持する。

この為、１フレームの最初の２つのパルスの値が比較さ
れる。クロック・パルスが現われたとき、パルスの値が
７５％のデユーティ・サイクルであるか２５％のデユー
ティ・サイクルであるかに応じて、信号ＳＩＧの値は高
又は低レベルにある。

２５％のデユーティ・サイクルを持つパルスでは、フリ
ップフロップ３２５のＱ出力は強制的に低レベルになる
。７５％のデユーティ・サイクルを持つパルスでは、Ｑ
出力が高レベルである。この為、事実上、クロック・パ
ルスが発生する度に、信号ＳＩＧの値がサンプリングさ
れる。フリップフロップ３２５のＱ出力の値が排他的ノ
ア・ゲート３２９の一方の入力に印加され、信号ＳＩＧ
の値が他方の入力に印加される。この為、排他的ノア・
ゲート３２９で現在のパルスの値及び前のパルスの値が
比較され、このゲートの出力は、入力が同じである時に
は何時でも高レベルになφ。

排他的ノア・ゲート３２９の出力がナンド・ゲ−ｈ　３
２８の一方の入力に印加される。このゲートは他の２つ
の入力にカウント・パルスＳＯ及びＳｌを夫々受取る。

パルスＳｏ、Ｓｏ、Ｓ１及びＳｌを合せた値が、１フレ
ーム中のどのパルスを受取っているかを表わす。従って
、１フレームの最初の２つのパルスの値が同じであり、
受取っているのが２番目のパルスであれば、ナンド・ゲ
ート３２８の出力は論理Ｏになる。他の全ての時並びに
他の状態の時、ナンド・ゲート３２８の出ノ〕は論理１
である。

ナンド・ゲート３２８の出力の論理Ｏは、１フレームの
最初の２つのパルスが一致したこと、並びにノリツブフ
ロップ３２６のＱ出力を更新する為の有効な状態を表わ
す。この目的の為、ナンド・ゲート３２８の出力がイン
バータ３３０の入力と伝送ゲート３．３１，３３２の反
対の＆ＩＩｔｌｌｌ端子に並列に印加される。ナンド・
ゲート３２８の出力が論理Ｏであると、伝送ゲート３３
２がターンオフになり、伝送ゲート３３１がターンオン
になって、制御信号ＳＩＧをノリツブフロップ３２６の
Ｄ入力に通過させる。その後クロック・パルスが発生す
ると、新しい値がフリップフロップ３２６の出力に送出
される。

他方、１フレームの最初の２つのパルスに冗長性がない
とくすなわち、２つのパルスが相異なると）、ナンド・
ゲート３２８の出力は論理１であり、伝送ゲート３３１
がオフになり、伝送ゲート３３２がオンに保たれる。こ
の状態では、フリップフロップ３２６の出力がゲート３
３２を介して帰還され、フリップフロップ３２６は前の
出力状態を保持する。従って、フリップフロップ３２６
のＱ出力は、オン／オフ信号をろ波したものであり、こ
れがこの後出力選択器１２０に送られる。

出力選択器１２０は、ろ波したオン／オフ信号の他に、
信号ＬＯ８，Ｏ８状態保持イム号ＨＬＳ。

及び相補形のディフォールト信号ＤＥＦを受取る。

出力選択器１２０（これはノア・ゲート３３５乃至３３
７及びオア・ゲート３３８を含む）の作用は、１１０点
とマイクロコントローラの間の通信が失われた場合、即
ち、制御信号ＳＩＧがない場合、出力オン／オフ信号に
対する所望の値を選択することである。この様な通信の
損失が起った場合、出力選択器１２０は出力にオン／オ
フ信号を発生するが、これは選択器１２０に対する制御
入力として供給された信号ＨＬＳ及びＤＥＦに応じて、
信ＭＳＩＧの最後に伝送された値か又はディフォールト
値のどちらかである。

信号ＨＬＳ及びＤＥＦが夫々最終状態保持ラッチ１２３
及びディフォールト・ラッチ１２４によって発生される
。これらのラッチは実質的に同一であるが、制御信号の
各フレーム内の異なるパルスに応答する。最終状態保持
ラッチ１２３がナンド・グー１〜３４０と、伝送ゲート
３４２．３４３と、インバータ３４４と、ノリツブフロ
ップ３４５を含む。ディフォールト・ラッチ１２４（第
９Ｃ図）がナンド・ゲート３４８と、伝送ゲート３４９
．３５０と、インバータ３５２とフリップフロップ３５
３を含む。これらの２つのラッチの回路形式及び動作は
略同−であるから、ラッチ１２３だけについて詳しく説
明する。

ラッチ１２３が制卸信号の各フレーム内の３番目のパル
スに応答する（即ち、２ビツト計数器１２１からの高レ
ベルのパルスＳＯ及び８１に応答する）。そうすること
によってラッチ出力を更新することが出来る様にする。

パルスＳＯ及びＳｌがナンド・ゲート３４０に対する入
力として印加される。このゲートの出力が伝送ゲート３
４２゜３４３を制御する。ナンド・ゲート３４０の出力
が伝送ゲート３４２．３４３の第１組の反対の制御端子
と、インバータ３４４とに印加される。インバータ３４
４の出力が伝送ゲート３４２，３４３の第２組の反対の
制御端子に印加される。この為、動作について説明する
と、制御信号の各フレーム中の３番目のパルスが発生し
たことにより、伝送ゲート３４３がターンオンになり、
伝送ゲート３４２がターンオフになる。ｆｉ制御信号Ｓ
ＩＧが伝送ゲート３４３に対する入力として印加される
ので、この信号がフリップフロップ３４５のＤ入力へ通
過し、こうしてフリップフロップ３４５のＱ出力から取
出される信号ＨＬＳを更新する。出力信号トＩＬＳが伝
送ゲート３４２の入力に帰還されるので、制御ｌＩ信号
の各フレーム内に３番目のパルスがない場合、信号ＨＬ
Ｓの値はラッチされたま１である。クロック信号ＣＬＫ
がフリップフロップ３４２のクロック入力に印加される
。ラッチ１２３の出力が出力選択器１２０に供給される
。

これに較べて、ディフォールト・ラッチ１２４は略同様
に動作するが、各フレーム内の４番目のパルスに応答す
る。即ち、ディフォールト・ラッチは制御信号の各フレ
ームのパルスＳＯ及びＳｌに応答する。然し、ディフォ
ールト・ラッチ１２４の出力がフリップフロップ３５３
のＱ出力から取出されるので、相補的な信号ＤＥＦが出
力選択器１２０に供給されることに注意されたい。

普通の動作では、出力選択器１２０はフリップフロップ
３２６からの制御信号を単に反転して通過させる様に作
用する。この後、この信号がオン／オフ出力信号となっ
て、制御及び感知部分１１３（第４図）に印加される。

然し、１１０点とマイクロコントローラの間の通信が消
えると（即ち、制御信号ＳＡＧがないと）、出力のオン
／オフ信号は、強制的に信号ＬＯ８及びｌ−Ｉ　Ｌ　Ｓ
によって決定された予定の所望の状態になる。信号ＬＯ
８及びＨＬＳが両方共用力選択器１２０に対する入力と
して印加される。通信が失われた場合、出力選択器は、
どちらが予め選択されているかに応じて、最終状態を保
持するか又はディフォールト状態を選択すΦ。この予め
選択するのは、通信が失われた場合に、１１０点を強ｉ
ｌｌ的に好ましい安全な状態になる為である。

信号ＬＯ８及びＨＬＳが出力選択器１２０のノア・ゲー
ト３３５の入力になる。このゲートの出力がノア・ゲー
ト３３７に対づる一方の入力になる。ノア・ゲート３３
７に対する２番目の入力はフリップフロップ３２６の写
出力からの信号である。この為、ノア・ゲート３３５が
ノア・グ〜ト３３７を制御して、信＠ＬＯ３又は１（Ｌ
Ｓの何れか一方が高レベルにある時、ノア・ゲート３３
７が単にフリップフロップ３２６からの制御信号を反転
する様にする。他方、信号ＬＯ８が低レベルであり（す
なわち、通信が失われており）、信号ＨＬＳも低レベル
である場合、ノア・ゲート３３５の出ノ〕は高レベルで
あり、ノア・ゲート３３７の出力を低レベルに保つ。信
号ＬＯ３，ＨＬＳ及びＤＦＦがノア・ゲート３３６に印
加される。ゲート３３６の出力が、ノア・ゲート３３７
からの出力ど共に、オア・ゲート３３８に対する入力と
して印加される。オア・ゲート３３８の出力がオン／オ
フ制御信号である。この為、通信が失われ（信号ＬＯ８
が低レベル）且つ最終状態を保持する指令がない（信号
１−ＩＬｓが低レベル）場合、オア・ゲート３３８から
のオン／オフ出力信号がディ７Ａ−ルト信丹ＤＥＦにな
る様に選択されろく即ち、信号ＤＥＦがオア・ゲート３
３６によって反転される）、従って、その動作は、通信
が失われ、最終状態保持が選択されていない場合、ディ
フォールト状態が選択される様になっている。

ディフォールト状態が選択された場合でも最終状態を保
持するかどうかは、勿論、最終状態保持ラッチ１２３及
びディフォールト・ラッチ１２４を適当にセットするこ
とによってＩＩ＋御し得る。

以上は、ＩＩＪＩＩＩ及び通信部分１１１の順方向通路
を詳しく説明したものである。符号化診断情報は、前に
説明した様に、状態ラッチ１２５及び４名訳１のデータ
選択器１２９を介して送り返される。

情報の符号化は第１０図について詳しく説明するが、こ
１では、状態ラッチ１２５に対■る入力信号ＸＯ乃至ｘ
３が、第３図のマイクロコントローラ９０に送り返され
る診断情報及びその他の情報を含む様に符号化される。

状態ラッチ１２５はモートローラ・インコーホレーテッ
ド社から入手し得る商品名ＬＳ１４１７４型の様な市場
で入手し得る装置であってよい。符号化情報（ＸＯ乃至
×３）が、状態符号化器１２５に供給される信＠５ＹＮ
Ｃの立上りで、状態ラッチ１２５にラッチされる。この
為、制御信号の各フレームで新しい一組のデータがラッ
チされる。このデータが１１０点の動作パラメータを表
わす診断信号を形成する。

状態ラッチ１２５からのデータが４名訳１のデ−タ選択
器１２９を介してバッファ増幅器３６０からマイクロコ
ントローラ９０にビット毎に伝送される。データ選択器
１２９が２ビツト計数器１２１からの現在値に応答して
、信号ＸＯ乃至×３の値を順次供給する。例えば、各フ
レーム内の最初のパルスを受取った時、診断データのピ
ットＸＯが同時に伝送される。データ選択器１２９はモ
ートローラ・インコーホレーテッド社の商品名ＭＣＩ４
０５２型の様な市場で入手し得る装置であってよい。

第１０図は第４因の符号化器１２５の様な状態符号化器
の真理値表を例示する。第１０図の真理値表を持つ符号
化器は、当業者であれば、標準的な組合せ論理素子を用
いて容易に実現することが出来る。

第１０図について説明すると、入力状態が表の左側部分
の一番上に水平方向に列記されている。

その下の各列には、各々の入力がとり得る値が記されて
いる。この表でＮＪは成る値が真（例えば高レベルの信
号）であること、「０」は成る値が真でないこと、ｆＸ
Ｊは「ドントケア」　（即ち１であってもＯであっても
影響はないこと）を表わす。状態符号化器１２５の４ピ
ツト出力（ＸＯ乃至Ｘ３）が図表の右側部分に示されて
おり、ＸＯ乃至×３が４列にわたって横に並べである。

従って４列を通る各々の横の行が４ピツト・ワードであ
り、これが１１０点の状態を一意的に限定する。この４
ピツト・ワードが、第４図のマイクロコントローラ９２
）そして最終的にはＣＰＵ　（第　　　□１図）に送り
返される診断データである。

例えば、真理値表で、第１行は低電圧の列が高レベルで
あり、他の列は不確定の「ドントケア」状態である。こ
の状態では、４ビツト出力は全部「０」であると−息的
に決定される。この全部「０」の４ピツト・ワードは、
１１０点の電源装置が切れたことを表わす。別の例とし
て、第６行は、出力がオンに指示されているが、出力が
短絡状態であることを示している。即ち、「オン／オフ
」を表わす第１列に「１」が現われ、１１０点をターン
オンすべきことを表わすと同時に、過電流の列（第６列
）に過電流の表示がある。この状態に対する４ピツト出
力ワードは、×３が「１」である他は全部「０」である
。同様に、１１０点の稜々の状態を限定する１５個一組
の一意的な４ピツト・ワードがある。

以上、プログラマブル制御装置に有用な改良された入力
／出力装置の特徴を説明した。この発明を実施する最善
の様式を説明したが、当業者であれば、この発明を逸脱
せずに、この他の種々の変更を加えることが出来よう。

従って、特許請求の範囲は、この発明の範囲内で可能な
全ての変更を包括するものであることを承知されたい。

【図面の簡単な説明】

第１図はこの発明のインテリジェント人力／出力（Ｉ／
Ｏ）装置を含むプログラマブル制御ｌ装置の簡略ブロッ
ク図である。第２図は何れも第１図のｌ１０１ｇに使う
様に構成した個別のＩ１０モジュール及び携帯式の監視
装置に考えられる物理的な形状の１例を示す斜視図であ
る。第３図は第１図の１つのＩ１０モジュールを詳しく
示すブロック図である。第４図は第３図に示した形式の
１１０点に対する通信部分と制御及び感知部分との簡略
ブロック図である。第５図及び第６図は第４図の回路に
関連する信号の関係を示す波形図である。第７Ａ図、第
７Ｂ図及び第７Ｃ図は第４図の１１０回路に使うことの
出来る種々の入力／出力スイッチング回路を示す回路図
であり、第７Ａ図は直流源回路、第７Ｂ図は直流シンク
回路及び第７Ｃ図は交流回路を夫々示す回路図である。 第８図は第４図の１１０点の１１１１０及び感知部分の
回路図である。第９図は第９Ａ乃至９０図の回路の接続
の仕方を示す配置図であり、第９Ａ図、第９Ｂ図及び第
９Ｃ図は第４図の１１０点の通信部分の詳しい回路図で
ある。第１０図は第４図の通信部分の状態符号化器に於
ける組合せ論理として、診断及び状態データを４ピット
符号化信号に関係づける真理値表を示す図表である。 （主な符号の説明） ２０：中央処ｗａｇ ２８．１０６＝通信回線 ２４．２５，２６：　Ｉ１０モジュール３６．９０：マ
イクロコントローラ ３７乃至３９．８１乃至８８：１１０点１１１：通信部
分 １１３：制御及び感知部分 １４１．１４６，１７５．１７６： 絶縁ゲート・トランジスタ

Claims (1)

1. 【特許請求の範囲】 １）プログラマブル制御装置の入力／出力（Ｉ／Ｏ）装
   置に用いられ、該Ｉ／Ｏ装置の制御要素と、制御情報に
   従って作動され、又は不作動にされる出力制御装置を含
   む被制御要素との間で制御情報及び診断情報を交換する
   通信方法に於て、（ａ）前記制御要素で、各フレームが
   前記制御情報を構成する少なくとも１つの制御パルスを
   持つ様な逐次的なパルス・フレームの形をした制御信号
   を発生し、 （ｂ）前記制御信号を前記被制御要素に伝送し、該被制
   御要素内で各々の制御パルスに対するクロック・パルス
   を発生して、該クロック・パルスが各フレームで前記制
   御パルスから予め選ばれた期間後に発生する様にし、 （ｃ）前記被制御要素内で、該被制御要素の動作パラメ
   ータを表わす値を持つ診断信号を発生し、（ｄ）各フレ
   ームで前記クロック・パルスを用いて前記定められた制
   御情報を判定する為に前記制御パルスをサンプリングし
   、略同時に前記診断信号の値を前記制御要素に伝送する
   工程を有する通信方法。 ２）特許請求の範囲第１項に記載した通信方法に於て、
   前記制御信号の各フレームが、パルスが現われないパル
   スなし期間を含んでおり、該パルスなし期間が１フレー
   ムの終りを定めている通信方法。 ３）特許請求の範囲第２項に記載した通信方法に於て、
   前記制御信号の各フレームが前記制御情報を定める一連
   のパルスを含んでいる通信方法。 ４）特許請求の範囲第３項に記載した通信方法に於て、
   前記一連のパルスがパルス幅変調されている通信方法。 ５）特許請求の範囲第４項に記載した通信方法に於て、
   前記診断信号が多重ビット・ディジタル信号で構成され
   、各フレームで前記制御要素に伝送されるビット数が同
   じフレーム内の前記一連のパルス中のパルス数に等しい
   通信方法。 ６）プログラマブル制御装置の入力／出力（Ｉ／Ｏ）装
   置に用いられる入力／出力モジュールに於て、 各フレームが所望の制御状態を定める少なくとも１つの
   制御パルスを持つ様な逐次的なパルス・フレームの形を
   した制御信号を発生する動作制御装置と、 前記制御状態に従つて作動され、又は不作動にされる出
   力制御装置を持つ少なくとも１つのＩ／Ｏ点であつて、
   更に、（ａ）各々の制御パルスに応答して、各フレーム
   で前記制御パルスから予め選ばれた期間後にクロック・
   パルスを発生するタイミング手段、（ｂ）前記Ｉ／Ｏ点
   の動作状態を表わす値を持つ診断信号を発生する手段、
   （ｃ）各フレームで前記クロック・パルスに応答して、
   所望の制御状態を判定する為に前記制御パルスをサンプ
   リングする手段、及び（ｄ）各フレームで前記クロック
   ・パルスに応答して前記診断信号の値を前記動作制御装
   置に伝送する手段を含むＩ／Ｏ点とを有する入力／出力
   モジュール。 ７）特許請求の範囲第６項に記載した入力／出力モジュ
   ールに於て、前記動作制御装置は、各フレームが一連の
   パルスに続いてパルスなし期間を持つ制御信号を発生し
   、該パルスなし期間中はパルスが発生せず、該パルスな
   し期間が１フレームの終りを定める入力／出力モジュー
   ル。 ８）特許請求の範囲第７項に記載した入力／出力モジュ
   ールに於て、各フレームの少なくとも最初の２つのパル
   スが、制御状態を定める為に冗長なパルス幅変調された
   パルスである入力／出力モジュール。 ９）何れも制御するプロセスに近接して配置される複数
   個の入力／出力モジュールを持つ形式のプログラマブル
   制御装置の入力／出力装置で、前記モジュールに使われ
   る回路に於て、 指令信号によつて作動され、又は不作動にされる出力制
   御手段と、 逐次的なパルス・フレームの形をした少なくとも１つの
   制御信号を発生する動作制御装置であって、各フレーム
   が前記出力制御手段に対する制御状態を定める少なくと
   も１つのパルス、及びパルスのない期間を持ち、該期間
   は予め選ばれた第１の持続時間に達した時にはフレーム
   の終りを定める様になつている動作制御装置と、 前記制御信号を受取る通信及び制御部分であつて、前記
   少なくとも１つのパルスに応答して各フレームに対する
   制御状態に従って前記出力制御手段を作動並びに不作動
   にする前記指令信号を発生する手段、及び前記パルスの
   ない期間に応答して該通信及び制御部分の動作を各フレ
   ームと同期させる手段を含んでいる通信及び制御部分と
   、前記出力制御手段の動作状態を表わす状態信号を発生
   する感知手段とを有し、 前記通信及び制御部分が、前記状態信号を受取り、それ
   に応答して前記制御信号の各フレームで更新される診断
   信号を発生する符号化手段、及び前記診断信号を前記制
   御信号の各フレームで前記動作制御装置に伝送する第１
   の選択手段を含んでいる回路。 １０）特許請求の範囲第９項に記載した回路に於て、前
   記制御信号の各フレームが前記制御状態を定める一連の
   パルスを持つている回路。 １１）特許請求の範囲第１０項に記載した回路に於て、
   各フレームの少なくとも最初の２つのパルスが、前記出
   力制御手段を作動並びに不作動にする為の指令信号を決
   定する為に、冗長なパルス幅変調されたパルスである回
   路。 １２）特許請求の範囲第１１項に記載した回路に於て、
   前記通信及び制御部分が、前記パルスのない期間に応答
   して、該期間の持続時間が予め選ばれた第２の値に達し
   た時は、前記出力制御手段に予め選ばれた状態をとらせ
   る第２の選択手段を含んでいる回路。 １３）特許請求の範囲第１２項に記載した回路に於て、
   複数個の前記出力制御手段を持つと共に、それに対応す
   る複数個の前記通信及び制御部分を持ち、前記動作制御
   装置が各々の前記通信及び制御部分に対して１つずつ複
   数個の制御信号を発生する回路。 １４）特許請求の範囲第１２項に記載した回路に於て、
   前記通信及び制御部分が、前記一連のパルスの内の予め
   選ばれた第１のパルスに応答して制御信号の各フレーム
   で更新することが出来る、最終状態保持値を発生する最
   終状態保持ラッチと、前記一連のパルスの内の予め選ば
   れた第２のパルスに応答して制御信号の各フレームで更
   新し得る、ディフォールト値を発生するディフォールト
   ・ラッチとを有し、前記第２の選択手段が、前記最終状
   態保持値に応じて、前記予め選ばれた状態を制御信号の
   前のフレームの状態又はディフォールト値にする論理手
   段を含んでいる回路。 １５）特許請求の範囲第１４項に記載した回路に於て、
   前記符号化手段が、前記状態信号を２進ビット・パター
   ンに符号化して診断信号を形成する状態符号化器で構成
   され、前記第１の選択手段が各フレームの診断信号をラ
   ッチする手段、及び前記ビットパターンを各フレームで
   前記動作制御装置に対する一連のビットとして伝送する
   データ選択器とで構成されている回路。 １６）特許請求の範囲第１５項に記載した回路に於て、
   前記通信及び制御部分が、各フレームの最初の２つのパ
   ルスに応答して、冗長な該最初の２つのパルスを受取っ
   た時にだけ、前記指令信号が更新されるようにすると共
   に、冗長な前記最初の２つのパルスを受取らなかった時
   は、前記指令信号が前のフレームの値に保持される様に
   するデータ・フィルタを含んでいる回路。 １７）特許請求の範囲第１６項に記載した回路に於て、
   前記通信及び制御部分が、フレームの各パルスに応答し
   て対応するクロック・パルスを発生すると共に、前記パ
   ルスのない期間に応答して、該期間が前記予め選ばれた
   第１の時間に達した時は周期パルスを発生し且つ該期間
   が前記予め選ばれた第２の時間に達した時は通信欠如パ
   ルスを発生するタイミング手段を含んでおり、前記クロ
   ック・パルスは前記最終状態保持ラッチ及び前記ディフ
   ォールト・ラッチのクロック動作を行う為に供給され、
   前記周期パルスは各フレームで前記通信及び制御部分の
   動作を同期させる為に供給され、前記通信欠如パルスが
   前記予め選ばれた状態を選択する為に供給される回路。 １８）特許請求の範囲第１７項に記載した回路に於て、
   前記出力制御手段が絶縁ゲート・トランジスタを含んで
   いる回路。 １９）特許請求の範囲第１８項に記載した回路に於て、
   前記絶縁ゲート・トランジスタが前記出力制御手段に通
   される電流の主要部分を通す主電流部分、及び前記電流
   の一部分を通すエミュレーション部分を持つ形式のもの
   である回路。 ２０）特許請求の範囲第１９項に記載した回路に於て、
   前記通信及び制御部分が、前記クロック・パルスを計数
   する様に作用するパルス計数器を含み、該パルス計数器
   は、前記データ・フィルタを１フレームの最初の２つの
   パルスだけに応答させ、前記最終状態保持ラッチを１フ
   レームの３番目のパルスだけに応答させ、且つディフォ
   ールト・ラッチを１フレームの４番目のパルスだけに応
   答させる出力値を発生する回路。 ２１）特許請求の範囲第２０項に記載した回路に於て、
   前記感知手段が１対の抵抗を含み、一方の抵抗は絶縁ゲ
   ート・トランジスタのエミュレーション部分を通る電流
   を感知する様に配置されて、１つの状態信号を発生し、
   他方の抵抗は負荷電圧を感知する様に配置されて別の状
   態信号を発生する回路。 ２２）特許請求の範囲第２１項に記載した回路に於て、
   複数個の前記出力制御手段及び対応する複数個の前記通
   信及び制御部分を持ち、前記動作制御装置が各々の前記
   通信及び制御部分に対して１つずつ、複数個の制御信号
   を発生する回路。 ２３）プログラマブル制御装置の入力／出力（Ｉ／Ｏ）
   の装置に用いて、該Ｉ／Ｏ装置の制御要素と、制御情報
   に従つて作動され又は不作動にされる出力制御装置を含
   む被制御要素との間で制御情報及び診断情報を交換する
   方法に於て、（ａ）前記制御要素でパルス列を発生して
   逐次的なパルス・フレーム形成し、各フレームは一連の
   パルス及び、その後に続く、パルスが現われないパルス
   なし期間を含み、前記一連のパルスは前記被制御要素に
   伝送すべき２進制御情報を表わしており、 （ｂ）前記パルス列を前記被制御要素に伝送し、該被制
   御要素内で、各フレームの各パルスにより前記２進情報
   のラッチ回路に対する入力を開始して、前記被制御要素
   に対する被制御状態を定め、各々の前記パルスなし期間
   により各フレームの終りを表わす同期信号を開始して被
   制御要素を初期設定し、 （ｃ）前記被制御要素に於て該被制御要素に関係する動
   作パラメータを表わす多重ビット診断信号を発生し、 （ｄ）前記パルス列の各フレームの伝送と同時に前記多
   重ビット診断信号を前記制御要素に伝送する工程を有す
   る方法。 ２４）特許請求の範囲第２３項に記載した方法に於て、
   前記多重ビット診断信号を前記パルス列の各フレームで
   更新する方法。 ２５）特許請求の範囲第２４項に記載した方法に於て、
   前記制御装置を各フレームで作動し又は不作動にする為
   に、各フレームの少なくとも最初の２つのパルスが冗長
   性を持つように前記２進情報でパルス幅変調されており
   、前記被制御要素が冗長な前記最初の２つのパルスを受
   取らなかつた時、前記制御装置が前のフレームの作動状
   態又は不作動状態に保持される方法。 ２６）特許請求の範囲第２５項に記載した方法に於て、
   前記パルスなし期間が予め選ばれた持続時間を越えて伸
   びることにより、前記制御装置が予め選ばれた作動状態
   又は不作動状態をとる様にした方法。 ２７）特許請求の範囲第２６項に記載した方法に於て、
   最終状態保持（ＨＬＳ）ラッチのＨＬＳ値を更新する為
   に各フレームの予め選ばれた第１のパルスが用意されて
   おり、ディフォールト・ラッチのディフォールト値を更
   新する為に各フレームの予め選ばれた第２のパルスが用
   意されており、この為、前記制御装置の前記予め選ばれ
   た作動状態又は不作動状態が、ＨＬＳ値に応じて、前の
   フレームの状態又はディフォールト値になる様に決定さ
   れる方法。 ２８）特許請求の範囲第２７項に記載した方法に於て、
   前記多重ビット診断信号が、各フレームの前記一連のパ
   ルスと対応してビット毎に伝送される方法。