JPS61105921A - トラツキング回路 - Google Patents

トラツキング回路

Info

Publication number
JPS61105921A
JPS61105921A JP22856584A JP22856584A JPS61105921A JP S61105921 A JPS61105921 A JP S61105921A JP 22856584 A JP22856584 A JP 22856584A JP 22856584 A JP22856584 A JP 22856584A JP S61105921 A JPS61105921 A JP S61105921A
Authority
JP
Japan
Prior art keywords
capacitor
frequency
circuit
variable
variable capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22856584A
Other languages
English (en)
Inventor
Kazutoshi Sasaki
佐々木 三利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP22856584A priority Critical patent/JPS61105921A/ja
Publication of JPS61105921A publication Critical patent/JPS61105921A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、局部発振回路に電圧可変型の同調素子を使用
する3点トラッキング回路に関し、特にそのトラッキン
グエラーを広帯域にわたり改善しようとするものである
〔従来の技術〕
MW帯(530KHz〜1600KHz)のような広帯
域信号をスーパーヘテロダイン受信機で受信する場合、
トラッキングエラー(同調ずれ)を全帯域で小さくする
ためにトラッキング回路が用いられる。第5図は容量可
変型電子チューナの高周波回路RFと局部発振回路OS
Cの一例を示す回路図で、発振回路OSCの直列容量C
sと並列容量Cpが3点トラッキング回路TRKを構成
する。この回路の動作を第6図を参照しながら説明する
高周波回路RFの同調周波数raFはインダクタンスL
Rと可変容量(バリキャップ)Ctz で定まり、可変
容量CVI に印加する制御電圧に比例して直線的に変
化する。発振回路OSCの周波数faは、容量Cs、C
pがなければインダクタンスLoと可変容量CV2で定
まり、上記と同じ制御電圧を受けて直線的に変化する。
しかしながら、可変容量CVI とCV2の特性が等し
くともfOとfRFは同じ傾きを持つことができない。
つまり、制御電圧が■1から■2へ変化するとfRFと
fOは同じ周波数変化比を示すので、fRFがflから
f2へ変化するときfoは下式の関係をもってf3から
f4へ変化する。
3  fa f+   f2 従って、fOとfRFの差として得られる中間周波数f
1Fは制御電圧(受信周波数fRF)によって差が生ず
る(V+でf3−f+、V2でfa  f2)これがト
ラッキングエラーである。fo′は発振周波数の理想カ
ーブで、’RFと同じ傾きを持つ。
このようにfo’ が変化すれば理想中間周波数f、F
′は全帯域で一様(450KHz)になるが、実際問題
としてこの特性を実現することは不可能に近い。
そこで、トラッキング回路TRKとして発振回路OSC
側に並列容量Cpを追加し、同調容量Cv2が小さくな
っても全体の容量値がCp以下にはならないようにする
。この結果、周波数の高い側でのfoのカーブが破線の
f o  (Cp’)のように補正される。また直列容
量Csを追加すると同調容量CV2が大きくなっても全
体の容量値の上限がCsによって制限されるので、周波
数の低い側でのfoのカーブが破線のfo(Cs)のよ
うに補正される。この結果、補正後のfoのカーブは理
想カーブfa’ と3点で交わるS字形になる。
これが3点トラッキング回路の原理である。第7図は第
5図の回路によって通常のMW帯をカバーするように設
定された場合のトラッキングエラー曲線で、600KH
z、1000KHz、1400KHzの3点にトラッキ
ングポイントを有する。
〔発明が解決しようとする問題点〕
ところで、第7図の特性では600KHz〜1400K
Hzの間で最大4KHz程度のトラッキングエラーが生
ずる(750KH2付近)。この値は通常のAM放送受
信に際しては特に問題とされないが、最近のAMステレ
オ、例えばハリス方式のAMステレオでは、第4図に示
すようにステレオ怒を得るためのセパレーションは20
dB以上必要であり、このためには同調ずれを±lKH
2程度に抑える必要が生ずる。かかる観点から第7図を
見直すと大半の受信周波数域で同調すれか±IKHz以
内に収っていないことが判る。本発明は上述の3点トラ
ッキング回路をアクティブなものとして更にトラッキン
グエラーを低減しようとするものである。
〔問題点を解決するための手段〕
本発明は、受信周波数を決定する高周波回路の同調素子
に第1の可変容量を使用し、且つ局部発振周波数を決定
する発振回路の同調素子に第2の可変容量を使用して、
これら第1および第2の可変容量の値を共通の制御電圧
で変化させる受信装置の3点トラッキング回路において
、該発振回路の発振周波数の高域での変化を抑制するた
めに該第2の可変容量に並列に接続された第1の固定容
量と、該発振周波数の低域での変化を抑制するために該
第2の可変容量に直列に接続された第2の固定容量と、
該第1または第2の固定容量に並列に接続された第3の
可変容量とを備え、該第3の可変容量の値を前記制御電
圧で変化させて該第1または第2の固定容量による周波
数変化抑制機能を制限するようにしてなることを特徴と
するものである。
〔作用〕
従来の3点トラッキング回路の容量Cs、Cpは固定値
であるため、foを理想カーブのfo′に近づけるだけ
でよいのが、それを通り越して過補償する部分が高域側
(Cpによる)と低域側(Csによる)に現われる(第
6図参照)。これでは逆効果なので、本発明ではCsま
たはCpと並列に第3の可変容量CV3を接続し、この
CV3を同調用のCvi 、cv2と同じ制御電圧で変
化させて、低域におけるCsの補償効果または高域にお
けるCpの補償効果を制限する。このことにより理想カ
ーブfa’に近い周波数特性が得られ、トランキングエ
ラーは著しく低減される。以下、図示の実施例を参照し
ながらこれを詳細に説明する。
〔実施例〕
第1図は本発明の一実施例を示す回路図で、第5図と同
一部分には同一符号を付しである。本例では並列容量C
pによる高域での過補償を抑制するためにCpと並列に
第3の可変容量CV3を接続する。Caはこのためのカ
ップリング用固定容量である。この他にCV3に並列接
続される固定容量cbを加えたCa、C70,Cbから
なる付加容量Cp’をCpの可変部分と考えると、Ca
の値をある程度小さく設定しておくことでCV3による
Cpの補正効果が現われる。つまり、制御電圧が低くC
V3の値が大きいうちはCp側から見る付加容量Cp’
 は(、aによって制限されるが、制御電圧が高くなっ
てcv3の値が減少するに従いCp側から見る付加容量
Cp’が減少する。従って、周波数が高くなるにつれて
Cp+Cp’の値が減少し、第6図のf o  (fp
)の変化率が減少する(f o’ に近づく)。但し、
このCV3によるCp′の減少が過度になるとCpの効
果が減少するので、これをCV3と並列に接続した固定
容量cbで制限する。
第2図は直列容量Csを補正する本発明の他の実施例で
、第3の可変容ff1cv3による付加容量Cs’がC
sの可変部分として並列接続される。
この場合は付加容量C3′が低域で増加するように制御
される。従って、本例によれば第6図のf。
(Cs)がfo’に近ずく。
このようにCsを補正するか第1図のようにCpを補正
するかは等価である。何故ならば、第1図のCpをCv
3で補正して高域のfo(Cp)が理想カーブfo’に
近づけば、低域側の[0(Cs)はCsの定数を変えて
fo′に近づけることが可能だからである。同様のこと
は第2図についても言える。
第3図は第1図についてのトラッキングエラーの計算例
で、600KH2−1400KHzのトランキングエラ
ーが±IKHz内に収まり、AMステレオのセパレーシ
ョン(20d B) ヲ十分に満たし得ることを示して
いる。この特性は第7図の3次曲線とは異なり4次曲線
であるが、トラッキングポイントとしては第7図と同様
600KHz。
1000KH2,1400KH2の3点で計算しである
以下にトラッキングポイントをfRF&=600KHz
、  f   =1000KHz、  fnvc”14
RFI) 00KHzの3点とした場合の各定数Cs、Cp。
Loの計算式を示す。先ず、第5図の従来回路について
である。高周波回路RFにおいて受信周波数fRFと可
変容NCv+ の値は次の関係にある。
この式から得られるf   、f   、f   にお
RFa      RFb      RFcける各C
VI の値をCva、  Cvb、  Cvcとし、f
=fRF +fiFの関係にある周波数foを発振する
回路OSC側の可変容量CV2がCVlと同じ容量変化
をするものと仮定すると、f   、’+tFb’Fa fRFcに対応する発振周波数f oa、  f ob
、  f ocは下式のように表わすことができる。
但し、Cot(i=a、 b、 c)はである。上記の
連立方程式(2)を解くとx−Cy 但し、 が得られる。かくして得られた(4)〜(6)式の定数
Cs+Cp、Loを第5図(b) +7)回路osCに
適用し、その可変容量cv2の値を順次変化させて得ら
れるfaのカーブと、そのときのfRFのカーブとの差
f1Fが450 K Hzからどの程度ずれているがを
求めると、トラッキングエラーの周波数fEが得られる
fB =f o−f  −450KHz    ・=”
(7)RF 第7図のカーブはこのようにして描かれたものである。
これに対し本発明の回路は、第1図(b)においてはC
V2.CV3.Ca、Cb(7)部分を1つの可変容1
tcv’ として考える。
但し、上式ではCV2 =CV3 ””CVと仮定して
いる。そして、このCv′が’RFa  、fRFb 
 。
fヤ。に対しどのような値になるかを求める。つまり、
Cv単体では前述のようにCva、  Cvb、 Cv
cであるが、(8)式によりCV’はCva′、 Cv
b′。
Cvc’ の各値をとる。従って、(41〜(61式の
Cva。
Cvb、Cvcの代りにCva−、Cvb′、  Cv
c’を代入することで、第1図(blにおいてfRFa
  = 600KH2,fapb  =1000KHz
、fR,c =1400KHzの3点をトラッキングポ
イントとするCs、Cp、Loの値が得られる。この値
を第1図山)に適用し、CV’を変化させると、(7)
式により得られるトラッキングエラー周波数fEのカー
ブは第3図のようになる。
一方、第2図の回路では可変容量cv3の値をCv”(
先の説明ではCs’ とした)と考える。
これはCv+ 、Cv2の値’Cvを適当に補正したも
のか、或いは別種の特性のものである。この場合には(
3)式のCsを(Cs + Cy“)としたを用いるこ
とで、(2)式の連立方程式を解くことができる。この
結果得られるエラー周波数fEは第3図と同様の傾向を
示し、やはりトラッキングエラーは少ない。
〔発明の効果〕
以上述べたように本発明によれば、可変容量を同調素子
とする受信装置の局部発振器に、周波数の変化率を高域
および低域で抑制する並列および直列の固定容量を設け
た3点トラッキング回路に対し、トラッキング用の可変
容量を追加し、これを同調用の可変容量と同じ制御電圧
で変化させて該固定容量による過補償が起らないように
したので、トラッキングエラーを広帯域にわたり小さく
できる。このためAMステレオにおけるセパレーション
特性が全帯域で安定したり、受信周波数による感度差が
小さくなる、等の利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は本発
明の他の実施例を示す回路図、第3図は第1図のトラッ
キング回路の特性図、第4図はAMステレオのセパレー
ションと離調周波数の関係を示す特性図、第5図は従来
の3点トランキング回路の一例を示す回路図、第6図は
3点トラッキングの説明図、第・7図は第5図のトラッ
キング回路の特性図である。 図中、RFは高周波回路、OSCは局部発振回路、TR
Kはトラッキング回路、CVI””CV3は可変容量、
Csは直列容量、Cpは並列容量である。 出 願 人  富士通テン株式会社 代理人弁理士  青 柳    稔 Cつ  〜  〒  o  P  N  Cつ  寸+
lI    。 雷 工1さン*r′X\11トー 工 阻鰹d

Claims (1)

    【特許請求の範囲】
  1. 受信周波数を決定する高周波回路の同調素子に第1の可
    変容量を使用し、且つ局部発振周波数を決定する発振回
    路の同調素子に第2の可変容量を使用して、これら第1
    および第2の可変容量の値を共通の制御電圧で変化させ
    る受信装置の3点トラッキング回路において、該発振回
    路の発振周波数の高域での変化を抑制するために該第2
    の可変容量に並列に接続された第1の固定容量と、該発
    振周波数の低域での変化を抑制するために該第2の可変
    容量に直列に接続された第2の固定容量と、該第1また
    は第2の固定容量に並列に接続された第3の可変容量と
    を備え、該第3の可変容量の値を前記制御電圧で変化さ
    せて該第1または第2の固定容量による周波数変化抑制
    機能を制限するようにしてなることを特徴とする3点ト
    ラッキング回路。
JP22856584A 1984-10-30 1984-10-30 トラツキング回路 Pending JPS61105921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22856584A JPS61105921A (ja) 1984-10-30 1984-10-30 トラツキング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22856584A JPS61105921A (ja) 1984-10-30 1984-10-30 トラツキング回路

Publications (1)

Publication Number Publication Date
JPS61105921A true JPS61105921A (ja) 1986-05-24

Family

ID=16878354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22856584A Pending JPS61105921A (ja) 1984-10-30 1984-10-30 トラツキング回路

Country Status (1)

Country Link
JP (1) JPS61105921A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618348A (zh) * 2019-07-02 2019-12-27 西南交通大学 检测无绝缘轨道电路补偿电容的参数估计与故障诊断方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211818A (en) * 1981-06-22 1982-12-25 Mitsubishi Electric Corp Radio receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211818A (en) * 1981-06-22 1982-12-25 Mitsubishi Electric Corp Radio receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110618348A (zh) * 2019-07-02 2019-12-27 西南交通大学 检测无绝缘轨道电路补偿电容的参数估计与故障诊断方法

Similar Documents

Publication Publication Date Title
US20110115535A1 (en) Loop filter and phase locked loop including the same
US3571754A (en) Wide deviation voltage controlled crystal oscillator
JPS61105921A (ja) トラツキング回路
US3806844A (en) Uhf varactor tuner having a chassis of unitary construction
US5574413A (en) Tunable filter having a capacitive circuit connected to ground
US4646360A (en) Constant bandwidth RF filter with improved low frequency attenuation
US5075651A (en) VHF wide-bandwidth low impedance monolithic crystal filter having bridged electrodes
JPS6221304A (ja) 局部発振器
US4794650A (en) Electronic tuning receiver
JPH0513045Y2 (ja)
US4426737A (en) Circuit for generating a pumping signal for a surface elastic wave parametric device in a receiver
JP2001313580A (ja) イメージ信号除去フィルタ
US5864267A (en) Electronic-tuning type radio-frequency tuning circuit
JPS5827562Y2 (ja) Vhfチユ−ナ
US3253229A (en) Wideband stabilized amplifier
GB2276786A (en) A voltage controlled filter
JP3134661B2 (ja) Uhf段間回路とこの段間回路を用いたuhf電子チューナ
US2959743A (en) High frequency tuner having temperature compensating means
JP2715427B2 (ja) 電圧制御発振器
JPS6276914A (ja) 入力フイルタ回路
JPH0583151A (ja) Amラジオ受信機
Adams et al. Filtering, frequency multiplexing, and other microwave applications with inverted-common-collector transistor circuits
JP2517492Y2 (ja) 多段同調回路
US3110003A (en) Tuning circuit with serially connected printed and wire wound inductances to minimize frequency drift
JPS5827543Y2 (ja) 同調回路