JPS61107331A - ストロボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、パルス状の／ＪＳ発光を短かい周期で繰返し
発生させるダイナミック形フラット発光ストロボに関す
る。

（従来技術） 一般に、パルス状の小発光を短かい周期で繰返し発生さ
せ、連続したフラットな発光と実質的に均等なストロボ
発光を行なうには、例えば本出願人が先に提案した特願
昭５８−９７６２２　　号公報に開示された技術を応用
することが考えられる。即ち、このストロボ発光回路は
第９図に示すように、メインコンデンサＣＭの両端に、
閃光放電管Ｘｅ　とメインサイリスタＳＣＲＭの直列回
路と、急速充電用サイリスタ５ＣＲｃｃと転流サイリス
タ５ＣＲｃの直列回路とを並列に接続し、更に、上記閃
光放電管Ｘｅとメインサイリスタ５ＣＲＨの接続点と、
上記急速充電用サイリスタ５ＣＲｃｃと転流サイリスタ
５ＣＲｃの接続点とに転流コンデンサＣｃを接続して構
成されている。そして、メインサイリスタ８ＣＲＭをオ
ンにすることによって閃光放電管Ｘｅによる発光が開始
され、同時に急速充電用サイリスタ５ＣＲｃｃをオンに
することによって転流コンデンサＣｃ　Ｋ急速充電が行
なわれて、急速充電用サイリスタ５ＣＲｃｃがオフにな
る。

しかる後、転流サイリスタ５ＣＲｃをオンすることによ
ってメインサイリスタＳＣＲＭのアノード・カソードが
転流コンデンサＣｃの充電電荷によって逆バイアスされ
るので同サイリスタＳＣＲＭがオフとなって発光が停止
する。このような発光開始と発光停止をフォーカルプレ
ーンシャッタでスリッｌ’　Ｍ光が行なわれている間に
極めて短かい周期で繰返し行なえは、ダイナミック形フ
ラット発光ストロボとすることができる。

しかしながら、上記各サイリスタＳ　ＣＲＭ　、　５Ｃ
ＦＬｃ。

５ＣＲｃｃに対するオン・オフ制御のタイミングの僅か
なずれが発光量変化、発光間隔変化として大きく影響す
るので、これらのタイミングを正確に設定する必要があ
り、これに伴なって回路構成が１　　　ｖＪ雑になると
いう不具合がある。また、転流コンデンサＣｃの容量は
、閃光放電管ＸｅとメインサイリスタＳＣＲＭの特性に
よって最小値が決定され、これ以下になると転流ミスを
起こすおそれがある。

従って転流コンデンサＣｃの容量を小さくできないため
、１つの小発光当りの発光量の下限が限定され、これに
伴なって、発光間隔の最小値が限定されてしまう不、具
合がある。

（目的） 本発明の目的は、簡単な回路構成でもって、極めて短か
い周期でパルス状の小発光を繰返し行なうことができる
ダイナミック形フラット発光スト四ボを提供することに
ある。

（概要） 本発明に係るダイナミック形フラット発光ストロボは、
メインコンデンサの放電ループ中に、閃光放電管と第１
のスイッチング素子と発光停止用コンデンサの直列回路
を接続し、上記発光停止用コンデンサの放電ループ中に
第２のスイッチング素子とインダクタンスの直列回路を
接続し、上記第２のスイッチング素子をオンにしたとき
に上記　　）インダクタンスに生じる逆起電圧によって
上記第１のスイッチング素子をオンにする動作を、上記
閃光放電管における消イオン時間以内に行なうようにし
たものである。

（実施例） 先ず本発明の第１実施例を第１図ないし第３図を用いて
説明する。第１図は、本実施例の主回路１００を示し、
第２図は、同主回路１００に接続される制御回路２００
を示し、第３図はタイムチャートを示す。

第１図において、電源電池等の電圧を高圧に変換する昇
圧電源回路ＤＣＣの一端は負電圧供給ライン（以下、ラ
イン！０と略称する）に接続されると共に接地され、他
端は整流用のダイオードＤ８を介して正電圧供給ライン
（以下、ライン！１と略称する）ＶＣ接続されている。

両ライン１３ｏ　、４間にはメインコンデンサＣ１が接
続され、また両うインＡｎ−４間には抵抗Ｒ３とネオン
ランプＮＥの直列回路でなる周知の充電完了表示回路が
接続されると共に、抵抗Ｒ４１Ｒ５１Ｂ６ｍ　）リガコ
ンデンサＣ２゜コンデンサＣ３，トリガトランスＴ、）
リガサイリスタＱＴでなる周知のトリガ回路が接続され
ている。上記抵抗Ｒ６には制御回路２００側から送出さ
れる発光トリガ信号Ａ、が供給されるよ５になっている
。上記メインコンデンサＣ８の両端には抵抗Ｒ１と抵抗
Ｒ２で形成される分圧回路が接続され、同回路の分圧点
から制御回路２００側にモニタ電圧信号Ｍが送出される
よ５になっている。

更に、ラインＪａ−１３を間には、コイルＬ、とダイオ
ードＤ２の並列回路と、閃光放電管ＸＬと、第１やサイ
リスタＱ１と、小発光の発光停止用コンデンサＣ４を順
次に接続した回路が接続されている。

上記発光停止用コンデンサＣ４の両端には、上記発光停
止用コンデンサＣ４の充電電荷を緩やかに放電させるた
めの抵抗Ｒ７が接続されている。また同コンデンサＣ４
の両端には、インダクタンスＬ２と第２のスイッチング
素子である第２のサイリスタＱ２の直列回路が接続され
ることによってコンデンサＣ４の放電ループが構成され
ている。

上記第２のサイリスタＱ２のカソード・ゲート間にはバ
イアス設定用の抵抗ａｔＯが接続され、同サイリスタＱ
２のゲートには、コンデンサＣ６１抵抗Ｒ１１を順次に
介して制御回路２００側からの発光再開信号Ａ３が供給
されるようになっている。

上記第１のサイリスタＱ、のゲートは、コンデンサＣ５
，抵抗Ｒ９，ダイオードＤ３０カソード・アノードを順
次に介してライン１３ｏＫ接続されている。

抵抗Ｒ９とダイオードＤ３０カソードの接続点には、制
御回路２００側からの発光開始信号Ａ２が供給されるよ
うになっている。なお、第１のサイリスタＱ、がオンと
なったときに、ラインＡｌ−４コイルＬ、→閃光放電管
ＸＬ→第１のサイリスタＱ、のアノード・カソード→抵
抗Ｒ２→ラインノ。の経路で流れる電流が、上記第１の
サイリスタＱ、の保持電流以下となるよ５に上記抵抗Ｒ
２の抵抗値が充分大きく設定されている。

第２図において、カメラ（図示せず）ＶＣ設けられた同
調接点Ｘはフォーカルプレーンシャッタによるスリット
露光が行なわれる直前に閉じられる１′　　スイッチで
形成されている。この同調接点Ｘの一端は接地され、他
端は抵抗１を介して正電圧電源子Ｂが供給される端子に
接続され、同端子は抵抗２を介してトランジスタ３のコ
レクタに接続されている。同トランジスタ３のエミッタ
は接地され、ペースは、上記抵抗１と同調接点Ｘの接続
点に接続されている。

上記トランジスタ３のコレクタは、入力信号がＨレベル
に立上るに伴なってトリガされＨレベルのワンシ冒ット
パルスを発生する、ワクシ１ツトパルス発生回路（以下
、パルス発生回路と略称する）４のトリガ入力端に接続
されている。同パルス発生回路４の出力端はＲ８形の７
リツプ７０ツブ回路（以下、ＦＦ回路と略称する）５０
セツト入力端に接続され、同回路５の出力端はアンドゲ
ート６．７のそれぞれの一方の入力端に接続されると共
に、パルス発生回路８のトリガ入力端に接続されている
。同回路日の出力端から上記主回路１００側に発光トリ
ガ信号Ａ、と発光開始信号Ａ２が送出されるようＫなっ
ている。また、アンドゲート７の他方の入力端には発振
回路９の出力端が接　　“；続されている。同発振回路
９には、自身の発振周波数を決定するための抵抗９ａと
コンデンサ９ｂのそれぞれの一端が接続され、同抵抗９
ａとコンデンサ９ｂのそれぞれの他端は正電圧電源子Ｂ
が供給される端子に接続されている。上記アンドゲート
６の他方の入力端にはＶ−Ｆコンバータ１ｏの出力端が
接続されている。上記主回路１００側から送出されるモ
ニタ電圧信号Ｍは２東回路１１の入力端に供給されるよ
うになっていて、同回路１１の出力端は逆数回路１２を
介して上記Ｖ−Ｆコンバータ１ｏの入力端に接続されて
いる。

上記２乗回路１１と逆数回路１２は上記メインコンデン
サＣＩの端子電圧を抵抗用、Ｒ２で分圧したモニタ電圧
信号Ｍの値を２乗した後、逆数に変換した出力電圧にす
るもので、その結果、メインコンサＣ７の重圧の２乗に
反比例した出力電圧が得られるように形成されている。

上記アンドゲート６．７のそれぞれの出力端は、カウン
タ回路１５．１４のそれぞれのカウント入力端に接続さ
れている。カウンタ回路１３はダイナミック形フラット
発光における小発光開始時点から次の小発光開始時点ま
での発光間隔を制御するためのもので、同回路１３には
シャッタ秒時、絞り値。

フィルム感度等に応じて設定される、閃光放電管ＸＬの
消イオン時間以内の時間に対応するプリセットデータｘ
、が入力されるようになっている。

上記カウンタ回路１４はンシャッタ秒時等に応じて決め
られる、フィルム露光開始から終了までの時間以上の総
発光時間に対応するカウント数に設定されるプリセット
データｘ２が入力されるようになっている。

上記カウンタ回路１３の出力端はパルス発生回路１５の
トリガ入力端に接続され、同回路１５の出力端はアンド
ゲート１６の一方の入力端に接続されている。このパル
ス発生回路１５の出力端から上記主回路１００側に発光
再開信号Ａ３が送出されるようＫなっている。

上記カウンタ回路１４の出力端はパルス発生回路１７の
トリガ入力端に接続され、同回路１７の出力端は、ＦＦ
回路１８０セツト入力端に接続され、同回路１日の出力
端は上記アンドゲート１６の他方の入力端に接続されて
いる。このアンドゲート１６の出力端から送出されるリ
セット信号Ｒが上記ＦＦ回路５．１８．カウンタ回路１
３．１４のそれぞれのリセット入力端に供給されるよ５
になっている。

このように構成された本実施例における動作を第３図に
示すタイムチャートを参照して説明する。

シャツタレリーズに連動して同調接点Ｘが閉じられると
抵抗１によってＨレベルになっているトランジスタ３０
ベース電位がＬレベルになるので同トランジスタ３がオ
ンになる。これに伴なってトランジスタ３のコレクタが
Ｈレベルに重上るのでパルス発生回路４がトリガされ、
ＦＦ回路５がセントされ、アンドゲート６．７が開かれ
る。これと同時にカウンタ回路１３によるＶ−Ｆコンバ
ータ１０の出力パルスのカウントが開始され、カウンタ
回路１４による発振回路９の出力パルスのカウントが開
始される。

これと同時にＦ’Ｆ回路５のＨレベル出力によってパル
ス発生回路８がトリガされ、同回路８の出力端にＨレベ
ルのワンショットパルスが生じる。

このパルスは発光トリガ信号Ａ、として主回路１００の
トリガサイリスタＱＴをオンとし、発光開始信号Ａ２と
して第１のサイリスタＱ１をオンとする。従って、閃光
放電管ＸＬＶｃ高圧トリガ信号が印加され、同閃光放電
管ＸＬが励起状態になる。これと同時に上記閃光放電管
ＸＬＫ流れる放電電流によって発光停止用コンデンサＣ
４が充電され、同コンデンサＣ４の電圧ｖｃ１が徐々に
上昇して発光が開始し、この発光は同コンデンサＣ４に
充電完了するまで継続して行なわれる。なお、発光停止
用コンデンサＣ４は初期状態においては、抵抗Ｒ２によ
って放電された状態にある。

しかる後、カウンタ回路１３によるカウントがプリセッ
トデータＪｔＫ対応するカウント数に達すると、カウン
タ回路１３の出力にＨレベルのワンショットパルスが生
じる。するとパルス発生回路１５がトリガされ、同回路
１５の出力端にＨレベルのワンショットパルスが生じ、
このパルスは発光再開信号Ａ３として第２のサイリスタ
Ｑ２のゲートに印加　　：１゜され、同サイリスタＱ２
をオンとする。すると、発光停止用コンデンサＣ４に充
電されている電荷がインダクタンスＬ２→第２のサイリ
スタＱ２のアノード・ゲート−ラインｐ。の経路の放電
ループで放電される。このときの放電電流が第２のサイ
リスタＱ２の保持電流以下になると同第２のサイリスタ
Ｑ２がオフとなる。また、このように放電されると、イ
ンダクタンスＬ２には逆起電圧が生じ、これによって第
１のサイリスタＱ、のカソードが負電圧に大きくバイア
スされ、発光停止用コンデンサＣ４→ライン２゜→ダイ
オードＤ３のアノード・カソード→抵抗Ｒ２→コンデン
サＣ５→抵抗Ｒ８→発光停止用コンデンサＣ４の経路Ｋ
ｍ流が流れること傾なる。従って第１のサイリスタＱ、
のゲートがＨレベルとなって同サイリスタＱ、が再びオ
ンとなる。第１のサイリスタＱ、がオンになると上述同
様にして閃光発光が開始し、しかる後、発光再開信号Ａ
３によって発光停止用コンデンサＣ４の放電が行なわれ
、これと同時に第１のサイリスタＱ＋が再びオンとされ
発光が再開する。

以下、同様に発光再開信号Ａ、ＫＨレベルのワンショッ
トパルスが発生する毎に閃光放電管ＸＬによる小発光が
繰返し行なわれる。このような小発光の繰返し間隔、即
ち、発光間隔は、メインコンデンサ゛Ｃ１の電圧が高い
時には長く、低い時には短かくなる。従ってメインコン
デンサＣＩの電圧低下に伴なって１つの小発光の光景が
徐々に減少するので、発光間隔を徐々に短かくして、実
質的な発光量が一定になるようｋしている。

しかる後、総見光時間設定用のカウンタ回路１４に入力
されるパルス数がプリセットデータ２２に対応するカウ
ント数に達すると同回路１４の出力がＨレベルに重上る
。すると、この出力によってパルス発生回路１７がトリ
ガされ、ＦＦ回路１８がセットされ、アンドゲート１６
が開かれる。すると同アンドゲート１６を発光再開信号
Ａ３のＨレベルのワンショットパルスが通過したときに
同アンドゲート１６の出力に生じるリセット信号Ｒで回
路各部がリセットされ、一連のダイナミック形フラット
発光が完了する。

次に、上記第１図に示す主回路１００の変形例を第４因
を用いて説明する。第４図に示す主回路１０１は発光停
止用コンデンサＣ４の一端をラインノ０に接続し、同コ
ンデンサＣ４の他端と第１のサイリスタＱ、のカソード
との間にインダクタンスＬ２を接続し、更に％第１のサ
イリスタＱ、のゲートにダイオードＤ４０カソードを接
続し、同サイリスタＱ、のカソードに上記ダイオードＤ
４のアノードを接続したもので他の構成は上記第１図に
示す主回路１００と同一である。

このよ５に構成された主回路１０１において、発光再開
信号Ａ３によって第２のサイリスタＱ２がオンとなると
発光停止用コンデンサＣ４に充電された電荷がインダク
タンスＬ２→ダイオードＤ４のアノード・カソード−サ
イリスタＱ２のアノード・カソード−ライン！０の経路
の放電ループで放電される。

このときダイオードＤ４によって上記第１のサイリスタ
Ｑ、のカソード・ゲート間が逆バイアスされ、第１のサ
イリスタＱ１が確実にオフされる。このと１１　　　き
の放？（ｉｔ流が第２のサイリスタＱ２の保持電流以下
になると、同第２のサイリスタＱ２がオフとなる。

また、上記放電によりインダクタンスＬ２に生じる逆起
電圧によって第１のサイリスタＱ、のカソードが負電圧
に大きくバイアスされ、発光停止用コンデンサＣ４→ラ
インーｇｏ−＋ダイオードＤ３のアノード・カソード→
抵抗Ｒ９→コンデンサＣ５→抵抗Ｒ８→インダクタンス
Ｌ２→発光停止用コンデンサＣ４の経路に電流が流れる
ことになる。従って、第１のサイリスタＱ、のゲートが
Ｈレベルとなって同サイリスタＱ、がオンとなり発光が
再開される。以下、前述同様に小発光が繰返し行なわれ
、ダイナミック形フラット発光ができる。

ところで、上記第１図に示す主回路１００におけるイン
ダクタンスＬ２は第１のサイリスタＱ、のカソードと第
２のサイリスタＱ２のアノードとの間に接続されている
が、第５図に示すよ５に第１のサイリスタＱ１０カソー
ドと第２のサイリスタＱ２のアノードを直結し、第１の
サイリスタＱ、のカソードと発光停止用コンデンサＣ４
との間にインダクタンスＬ２を接続しても良い。

次に本発明の第２実施例を第６図を用いて説明する。

本実施例の主回路１０２は、第１図に示す主回路１００
における抵抗Ｒ７を除去し、ラインＪ１と第１のサイリ
スタＱ＋のカソードとの間に抵抗Ｒ１２を接続し、また
抵抗ａｌｌにオアゲー）ＯＲの出力端を接続し、同オア
ゲートＯＲのそれぞれの入力端に発光開始信号Ａ２と発
光再開信号Ａ３が供給されるようＫしたものである。

初期状態における発光停止用コンデンサＣ４の電圧Ｖ。

２は抵抗”１２によって第７図に示すよ５に充電完了状
態にされている。そして上記第２図に示す制御回路２０
０から送出される発光トリガ信号Ａ。

と発光開始信号Ａ２にＨレベルのワンシ１ットパルスが
生じると、上述同様にしてトリガサイリスタＱＴがオン
となって閃光放電管ＸＬが励起状態にされ、これと同時
に発光開始信号Ａ２によって上述同様にして発光停止用
コンデンサＣ４の放電がなされ第２のサイリスタＱ２が
オフとなり、インダクタンスＬ２ＶＣ生じる逆起電圧に
よって第１のサイリスタＱ、がオンとなって閃光放電管
ＸＬによる発光が開始する。以下、上述同様にして小発
光が繰返し行なわれ、ダイナミック形フラット発光が行
なわれることｋなる。

なお、第２のサイリスタＱ２がオンのときにライソノ１
→抵抗”１２→インダクタンスＬ２→第２のサイリスタ
Ｑ２のアノードφカソード→ライン！。の経路で流れる
電流が同第２のサイリスタＱ２の保持電流以下となるよ
うに上記抵抗”１２の抵抗値を充分大きく設定する必要
があることは勿論である。

また、本実施例は第６図に示すようにインダクタンスＬ
２が第１のサイリスタＱ、のカソードと第２のサイリス
タＱ２のアノードとの間に接続されているが、この変形
例として第１のサイリスタＱ１のカソードと発光停止用
コンデンサＣ４との間に上記インダクタンスを接続して
も良いこと勿論である。

また、上記各実施例においてはダイナミック形フラット
発光の１回目の小発光開始時のみに閃光放電管ＸＬＫ高
圧トリガ電圧を印加している。従って、ダイナミック形
フラット発光における１つの小発光当りの光量を少なく
するために発光停止用コンデンサＣ４の容量をあまり小
さくすると初回の小発光開始に確実な励起が与えられな
くなるおそれがある。なぜならば、発光停止用コンデン
サＣ４の容量があまり小さいと閃光放電管ＸＬＩＣ流れ
る放電電流と高圧トリガ電圧によって完全な励起が行な
われる前に発光停止用コンデンサＣ４が充電を完了して
しまい、安定な発光ができないからである。これを防止
するには第８図に示す主回路１０３のように発光停止用
コンデンサＣ４の両端にダイオードＤ、ｏｏとコンデン
サＣ８゜ｏ（７）直列回路を接続し、更に同コンデンサ
ＣＩ＋１０の両端に上記コンデンサＣｌ００を緩やかに
放電させるための抵抗Ｒ＋　、ｏ、を接続すれば良い。

なお、抵抗Ｒ３゜０の抵抗値は、第１のサイリスタＱ１
がオンになったときに、ライン！、→コイルＬ１→閃光
放電管ＸＬ→第１のサイリスタＱ、のアノード・カソー
ド→ダイオ゛〜ドＤ、ｏ０のアノード・カソード→抵抗
Ｒ１、、、→ラインーｅａの経路に流れる電流が上記第
１のサイリスタＱ１の保持電流以下となｉ　　　ろよう
にする必要がある。

このよ５１ＣｔＷ成されているので、発光開始信号Ａ２
ＫＨレベルのワンショットパルスが生じると第１のサイ
リスタＱ、がオンになって上述同様に小発光が開始する
。この小発光は発光停止用コンデンサＣ４の容量とコン
デンサＣ１゜０の容量を加え合せた大きな容量によって
行なわれるので確実な励起を行なうことができる。次の
小発光開始時に再び第１のサイリスタＱ１がオンになる
と、発光停止用コンデンサＣ４のみの容量によって小発
光が行なわれる。なお、このときにはコンデンサＣ１０
０は略充電完了状態となっている。

（発明の効果） このように本発明によれば、主スイツチング素子をオフ
するための転流回路を有さないので制御回路系の構成が
簡単になり、転流ミス等による誤動作がなく、かつ急速
充電回路も必要ない。

また、ダイナミック形フラット発光における小発光当り
の発光量がメインコンデンサの電圧と発光停止用コンデ
ンサの容量のみに依存しているので、毎回の小発光が安
定したものになる。

）□■ 更に、発光停止用コンデンサの容量を変えるこ・とのみ
で上記小発光当りの発光量を変えることができるので自
白度が高いストロボが得られる。

【図面の簡単な説明】

第１図は、本発明の第１実施例を示すダイナミック形フ
ラット発光ストロボの主回路の電気回路図、 第２図は、上記第１図に示す主回路に接続される制御回
路の電気回路図、 第３図は、上記第１実施例の発光ストロボの動作説、明
に用いられる波形図、 ２１￥４図は、上記第１図に示す主回路の変形例を示す
電気回路図、 第５図は、上記第４図に示す主回路の変形例の要部を示
す眠気（ロ）略図、 ＠６図は、本発明の第２実施例を示すダイナミック形フ
ラット発光ストロボの主回路の電気回路図、 第７図は、上記第６図に示す主回路の動作説明に用いら
れる波形図。 第８図は、上記各実施例における主回路の変形例を示す
電気回路図、 第９図は、従来のストロボ回路を示す電気回路図である
。 Ｃ１・・・・・・メインコンデンサ Ｃ４・・・・・・発光停止用コンデンサＸＬ　・・・・
・閃光放電管 Ｑｌ　・・・・・・第１のサイリスタ（第１のスイッチ
ング素子）Ｃ２・・・・・・第２のサイリスタ（第２の
スイッチング素子）Ｌ２・１・令・インタクタンス Ａ２Ａ３ ち７囚 鳥９図 手　続　補　正　書　（自発） １．−事件の表示　　昭和５９年特許願第２２９７９６
号２発明の名称　　ダイナミック形フラット発光ストロ
ボ６補正をする者 事件との関係　　　特許出願人 所在地　　東京都渋谷区幡ケ谷２丁目４３番２号名　称
　　　（０３７）　　オリ／パス光学工業株式会社４代
　Ｂ４１　　人 （置　５２４−２７００） ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 （１１明細書第１１頁第８行中妊記載の「オン」を「オ
フＪに改める。　　　　　　　　　　　　　　　　　　
　：、６ノード」に改める。 （３）同　第１６頁第１１行中に記ｊ吹の「が１１レベ
ル」を「にトリガ電流が流れること」に改める。 （４）　　同　第１６頁第６行中に記載の「がトＩレベ
ル」を「にトリガ電流が流れること」忙改める。

Claims (1)

1. 【特許請求の範囲】 メインコンデンサの放電ループ中に接続された、閃光放
   電管と第１のスイッチング素子と発光停止用コンデンサ
   との直列回路と、 上記発光停止用コンデンサの放電ループ中に接続された
   、第２のスイッチング素子とインダクタンスの直列回路
   と、 を具備し、上記第２のスイッチング素子をオンにしたと
   きに上記発光停止用コンデンサの放電ループ中のインダ
   クタンスに生じる逆起電圧によつて上記第１のスイッチ
   ング素子をオンにする動作を、上記閃光放電管における
   消イオン時間以内で繰返し行なうことを特徴とするダイ
   ナミック形フラット発光ストロボ。