JPS61107383A - メモリアクセス制御方式 - Google Patents
メモリアクセス制御方式Info
- Publication number
- JPS61107383A JPS61107383A JP59229219A JP22921984A JPS61107383A JP S61107383 A JPS61107383 A JP S61107383A JP 59229219 A JP59229219 A JP 59229219A JP 22921984 A JP22921984 A JP 22921984A JP S61107383 A JPS61107383 A JP S61107383A
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- memory
- address
- character generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ディスプレイシステムにおけるメモリアクセ
ス制御方式に関する。
ス制御方式に関する。
計算ａとオペレータのマンマシンインタフェースを司く
る表示装置が出力装置として頻繁に使用される。マイク
ロプロセッサによるコントロールの下、ＣＲＴディスグ
レイにキャラクタ単位で文字を表示する表示装置は、通
常、その文字情報を記憶するメモリと、そのメモリから
文字コードを読み出し、文字７オ／トに変換するキャラ
クタジェネレータとその表示情報を１文字ずつ取り出し
、ＣＲＴディスプレイに出力するシフトレジスタから構
成される。上記キャラクタジェネレータはリードオンリ
メモリ（ＲＯＭ）又はスタティックタイプのランダムア
クセスメモリ（ＳＲＡＭ）が使用され１表示タイミング
にあわせて文字情報が記憶されるメモリから出力される
文字情報をアドレスとして得、パターンデータとして表
示情報を出力していた。
る表示装置が出力装置として頻繁に使用される。マイク
ロプロセッサによるコントロールの下、ＣＲＴディスグ
レイにキャラクタ単位で文字を表示する表示装置は、通
常、その文字情報を記憶するメモリと、そのメモリから
文字コードを読み出し、文字７オ／トに変換するキャラ
クタジェネレータとその表示情報を１文字ずつ取り出し
、ＣＲＴディスプレイに出力するシフトレジスタから構
成される。上記キャラクタジェネレータはリードオンリ
メモリ（ＲＯＭ）又はスタティックタイプのランダムア
クセスメモリ（ＳＲＡＭ）が使用され１表示タイミング
にあわせて文字情報が記憶されるメモリから出力される
文字情報をアドレスとして得、パターンデータとして表
示情報を出力していた。
従って、キャラクタジェネレータは文字情報の種類に応
じただけの記憶容量を必要とし、ＲＯＭを使用する場合
は全文字種類分の容量が必要とされ、又、ＲＡＭを使用
する場合にも文字フォントデータを外部メモリから転送
することにより容量を少なくできるものの、表示画面中
に表示される文字の種類分だけ必要としていた。
じただけの記憶容量を必要とし、ＲＯＭを使用する場合
は全文字種類分の容量が必要とされ、又、ＲＡＭを使用
する場合にも文字フォントデータを外部メモリから転送
することにより容量を少なくできるものの、表示画面中
に表示される文字の種類分だけ必要としていた。
この場合、外部メモリからの読み込みの回数を少なくし
て文字の書き込みのスピードを上げるためにはキャラク
タジェネレータの容量を多くする必要があり、漢字表示
等、文字の種類が多い場合には高価なスティックタイプ
のランダムアクセスメモリを使用するには不向きであっ
た。
て文字の書き込みのスピードを上げるためにはキャラク
タジェネレータの容量を多くする必要があり、漢字表示
等、文字の種類が多い場合には高価なスティックタイプ
のランダムアクセスメモリを使用するには不向きであっ
た。
本発明は上記欠点に鑑みてなされたものであり、キャラ
クタジェネレータとしてダイナミックタイプのランダム
アクセスメモリを使用し、見かけ上の大容量化を実現し
、外部接続されるメモリからの読み込みの回数を減らす
ことによシスピーディな文字フォントデータの書き込み
を実現するディスプレイシステムにおけるメモリアクセ
ス制御方式を提供することを目的とする。
クタジェネレータとしてダイナミックタイプのランダム
アクセスメモリを使用し、見かけ上の大容量化を実現し
、外部接続されるメモリからの読み込みの回数を減らす
ことによシスピーディな文字フォントデータの書き込み
を実現するディスプレイシステムにおけるメモリアクセ
ス制御方式を提供することを目的とする。
本発明は上記目的を実現するために、ダイナミックＲＡ
Ｍで構成されるキャラクタジェネレータのメモリリフレ
ッシュを、表示コントローラから表示のために出力され
るアドレス情報に基づいて行なう構成とした。表示タイ
ミングに応じてカウントアツプされる表示アドレスを、
リ ｊ、・フレッシュのタイミングでアドレスセレ
クタを □介しキャラクタジェネレータへ供給すること
Ｋよりメモリリフレッシュを行なう。キャラクタジェネ
レータに供給される３つのノＱスのアドレス切換えを行
なうアドレスセレクタはタイミング制御回路によシコン
トロールされ、以下の手順に従う。
Ｍで構成されるキャラクタジェネレータのメモリリフレ
ッシュを、表示コントローラから表示のために出力され
るアドレス情報に基づいて行なう構成とした。表示タイ
ミングに応じてカウントアツプされる表示アドレスを、
リ ｊ、・フレッシュのタイミングでアドレスセレ
クタを □介しキャラクタジェネレータへ供給すること
Ｋよりメモリリフレッシュを行なう。キャラクタジェネ
レータに供給される３つのノＱスのアドレス切換えを行
なうアドレスセレクタはタイミング制御回路によシコン
トロールされ、以下の手順に従う。
つまり、ＣＲＴの表示期間中、文字コードメモリからの
コード情報をキャラクタジェネレータへ供給し、１文字
における１スライス分のデータをシフトレジスタへロー
ドする。キャラクタジェネレータはシフトレジスタが１
ピツト毎データを分割出力している間、表示コントロー
２から得られるアドレス情報によシキャラクタジェネレ
ータのメモリリフレッシュを行なう。非表示期間中は、
文字コードメモリから得られる文字コード情報の代りに
マイクロプロセッサからのアドレス情報を得、キャラク
タジェネレータの内容更新を行なうものである。
コード情報をキャラクタジェネレータへ供給し、１文字
における１スライス分のデータをシフトレジスタへロー
ドする。キャラクタジェネレータはシフトレジスタが１
ピツト毎データを分割出力している間、表示コントロー
２から得られるアドレス情報によシキャラクタジェネレ
ータのメモリリフレッシュを行なう。非表示期間中は、
文字コードメモリから得られる文字コード情報の代りに
マイクロプロセッサからのアドレス情報を得、キャラク
タジェネレータの内容更新を行なうものである。
このことによシ、キャラクタジェネレータの見かけの容
量を増すことが容易化され、且つ表示情報のスピーディ
な書換えが可能と起る。
量を増すことが容易化され、且つ表示情報のスピーディ
な書換えが可能と起る。
以下、図面を使用して本発明に関し＃４ｉ廁に説明する
。
。
第１図は本発明実施例を示すプロ、り図である。図にお
いて、１は後述するマイクロプロセ、すと協動して表示
全般を制御するＣＲＴコントローラである。本発明では
、このＣＲＴコントローラ１によって生成される表示ア
ドレスを用い、後述するキャラクタジェネレータＲＡＭ
のりフレッシ、を行なう。２は文字コードメモリであり
、ＯＲＴ ６に表示する文字の配列を記憶する。３は上
述したマイクロプロセ、すであシ、文字コードメモリ２
および後述するキャラクタジェネレータＲＡＭ ４のメ
モリ内容の書き換え、読み出しを行なう。省は上記文字
コードメモ゛す２から得られる文字コード情報によ夕表
示すべき文字フォントデータを出力す・るキャラクタジ
ェネレータである。このキャラクタジェネレータ４はダ
イナミ、クラン〆ムアクセスメモリ（Ｄ−ＲＡＭ）を用
いて実現されており、その内容はマイクログロセッサ３
によシ書き換えることが出来る。それが例えば１０００
個分の文字７オントを記憶する容量しか存在しないとし
ても、後述する外部メモリ７から文字フォントデータを
転送することにより、無限種の文字に対応する事が出来
る。但し、Ｄ−ＲＡＭを用いるため一定期間中にメモリ
内容のりフレッシュを行なわねばならない。
いて、１は後述するマイクロプロセ、すと協動して表示
全般を制御するＣＲＴコントローラである。本発明では
、このＣＲＴコントローラ１によって生成される表示ア
ドレスを用い、後述するキャラクタジェネレータＲＡＭ
のりフレッシ、を行なう。２は文字コードメモリであり
、ＯＲＴ ６に表示する文字の配列を記憶する。３は上
述したマイクロプロセ、すであシ、文字コードメモリ２
および後述するキャラクタジェネレータＲＡＭ ４のメ
モリ内容の書き換え、読み出しを行なう。省は上記文字
コードメモ゛す２から得られる文字コード情報によ夕表
示すべき文字フォントデータを出力す・るキャラクタジ
ェネレータである。このキャラクタジェネレータ４はダ
イナミ、クラン〆ムアクセスメモリ（Ｄ−ＲＡＭ）を用
いて実現されており、その内容はマイクログロセッサ３
によシ書き換えることが出来る。それが例えば１０００
個分の文字７オントを記憶する容量しか存在しないとし
ても、後述する外部メモリ７から文字フォントデータを
転送することにより、無限種の文字に対応する事が出来
る。但し、Ｄ−ＲＡＭを用いるため一定期間中にメモリ
内容のりフレッシュを行なわねばならない。
そのアドレスとして上述したＣＲＴコントローラ１によ
って生成出力される表示アドレス情報を用いるものであ
る。
って生成出力される表示アドレス情報を用いるものであ
る。
５はシフトレジスタである。シフトレジスタ５は、キャ
ラクタ・ジェネレータ４から得た文字フォントを１ピツ
トず？分割してＣＲＴ ６に送る。
ラクタ・ジェネレータ４から得た文字フォントを１ピツ
トず？分割してＣＲＴ ６に送る。
ＣＲＴ ６は上記シフトレジスタ５からのピット情報を
ＣＲＴコント党−２１によって生成されるコントロール
信号に基づき表示する。７は上記マ） イクロデロ
セ、す１によってアクセスされ、キャラクタジェネレー
タ４に記憶されている文字以外の文字フォントを記憶し
、それをキャラクタ・ジェネレータ４に転送するために
外部接続される外部メモリである。１１はアドレスセレ
クタである。アドレスセレクタ１１はＣＲＴコントロー
ラ１から出力される表示のためのアドレス情報とマイク
ロプロセッサ３から出力される文字コードメモリ２のア
クセスアドレスを切り換え文字コードメモリ２へ供給す
る。１２は本発明によシ付加されるアドレスセレクタで
ある。
ＣＲＴコント党−２１によって生成されるコントロール
信号に基づき表示する。７は上記マ） イクロデロ
セ、す１によってアクセスされ、キャラクタジェネレー
タ４に記憶されている文字以外の文字フォントを記憶し
、それをキャラクタ・ジェネレータ４に転送するために
外部接続される外部メモリである。１１はアドレスセレ
クタである。アドレスセレクタ１１はＣＲＴコントロー
ラ１から出力される表示のためのアドレス情報とマイク
ロプロセッサ３から出力される文字コードメモリ２のア
クセスアドレスを切り換え文字コードメモリ２へ供給す
る。１２は本発明によシ付加されるアドレスセレクタで
ある。
アドレスセレクタ１２は、マイクロプロセッサ３かも出
力される文字コードメモリ２アクセスのためのアドレス
と、表示のため、文字コードメモリ２から出力される文
字コード情報、およびＣＲＴコントローラ１によって生
成出力されるリフレッシ、アドレスを切り換えキャラク
タジェネレータ４へ供給する。両アドレスセレクタ１１
．１２ともタイミングコントロール回路１３により制御
される。１３はそのタイミングコントロール回路であり
、マイクロプロセッサ３から出力される各メモリアクセ
ス信号により、 □アドレスセレクタ１１．１２にセ
レクト信号を与える。１４．１５はマイクロプロセッサ
３と各メモリ２，４とのデータの受は渡しを行なう双方
向ドライバである。
力される文字コードメモリ２アクセスのためのアドレス
と、表示のため、文字コードメモリ２から出力される文
字コード情報、およびＣＲＴコントローラ１によって生
成出力されるリフレッシ、アドレスを切り換えキャラク
タジェネレータ４へ供給する。両アドレスセレクタ１１
．１２ともタイミングコントロール回路１３により制御
される。１３はそのタイミングコントロール回路であり
、マイクロプロセッサ３から出力される各メモリアクセ
ス信号により、 □アドレスセレクタ１１．１２にセ
レクト信号を与える。１４．１５はマイクロプロセッサ
３と各メモリ２，４とのデータの受は渡しを行なう双方
向ドライバである。
以下、本発明実施例の動作につき詳細に説明する。まず
、ＣＲＴコントローラ１から出力された文字アドレスは
、アドレスセレクタ１１を介して文字コードメモリ２に
アドレスとして入り、そのアドレスに応じて文字コード
情報がデータとして出力される。これをアドレスセレク
タ１２が選択し、キャラクタジェネレータ４にアドレス
として入力する。キャラクタジェネレータ４はこのアド
レスにより示された文字コードに対応する文字フォント
をシフトレジスタ５に与え、シフトレジスタ５はこれを
１ピツトずつのビデオ信号として出力しＣＲＴ ６へ供
給する。
、ＣＲＴコントローラ１から出力された文字アドレスは
、アドレスセレクタ１１を介して文字コードメモリ２に
アドレスとして入り、そのアドレスに応じて文字コード
情報がデータとして出力される。これをアドレスセレク
タ１２が選択し、キャラクタジェネレータ４にアドレス
として入力する。キャラクタジェネレータ４はこのアド
レスにより示された文字コードに対応する文字フォント
をシフトレジスタ５に与え、シフトレジスタ５はこれを
１ピツトずつのビデオ信号として出力しＣＲＴ ６へ供
給する。
ＣＲＴ ６へは他に、ＣＲＴコントローラ１から表示タ
イミング信号（ＤＩＳＰ）及び同期信号（ＳＹＮＣ）が
供給されている。
イミング信号（ＤＩＳＰ）及び同期信号（ＳＹＮＣ）が
供給されている。
以上がＣＲＴ ６に対する表示の・ダスでアリ、これと
は別に各メモリ２，４に対するマイクロプロセッサ３の
アクセス・々スがある。マイクロデロセ、す３から各メ
モリ２，４に対し供給されるアドレスはアドレスセレク
タ１１．１２によって選択出力され、データは双方向ド
ライバ１４．１５を通りてやりとりされる。マイクロプ
ロセッサ３はランダムアクセス可能な外部メモリ１を別
に持っており、このメモリ７からキャラクタジェネレー
タ４へ一部又は全部の文字フォントを転送する事により
、キャラクタジェネレータ４が実際に持つ記憶容量以上
の文字フォントを表示させることが出来る。
は別に各メモリ２，４に対するマイクロプロセッサ３の
アクセス・々スがある。マイクロデロセ、す３から各メ
モリ２，４に対し供給されるアドレスはアドレスセレク
タ１１．１２によって選択出力され、データは双方向ド
ライバ１４．１５を通りてやりとりされる。マイクロプ
ロセッサ３はランダムアクセス可能な外部メモリ１を別
に持っており、このメモリ７からキャラクタジェネレー
タ４へ一部又は全部の文字フォントを転送する事により
、キャラクタジェネレータ４が実際に持つ記憶容量以上
の文字フォントを表示させることが出来る。
ところで、ＣＲＴ ６に対する表示とマイクロプロセッ
サ３によるアクセスの２つのアドレス情報スの切９換え
は、タイミングコントロール回路１３から出力されるセ
レクト信号に応じて、アドレスセレクタ１１．１２が行
なう。各メモリ２．４にＤＲＡＭを使用する場合はリフ
レッシュが必要であり、もう１つのアドレス／４’スが
必要となる。本発明では、ＤＲＡＭで実現されるキャラ
クタジェネレータ４はＣＲＴコントローラ１の表示アド
レスを利用してリフレッシュされる。
サ３によるアクセスの２つのアドレス情報スの切９換え
は、タイミングコントロール回路１３から出力されるセ
レクト信号に応じて、アドレスセレクタ１１．１２が行
なう。各メモリ２．４にＤＲＡＭを使用する場合はリフ
レッシュが必要であり、もう１つのアドレス／４’スが
必要となる。本発明では、ＤＲＡＭで実現されるキャラ
クタジェネレータ４はＣＲＴコントローラ１の表示アド
レスを利用してリフレッシュされる。
表示タイミングに応じてカウントアツプされるＣＲＴコ
ントローラ１の表示アドレ・スを、リフレッシュタイミ
ングでアドレスセレクタ１２を通してキャラクタジェネ
レータ４に入力する事によシリフレ、シュを行なう。キ
ャラクタジェネレータ４に入力される上記３つのノ母ス
のアドレスの切り換えを行なうアドレスセレクタ１２は
、タイミングコントロール回路１３により制御されるが
、本発明実施例では以下に示す手順で切り換えられる。
ントローラ１の表示アドレ・スを、リフレッシュタイミ
ングでアドレスセレクタ１２を通してキャラクタジェネ
レータ４に入力する事によシリフレ、シュを行なう。キ
ャラクタジェネレータ４に入力される上記３つのノ母ス
のアドレスの切り換えを行なうアドレスセレクタ１２は
、タイミングコントロール回路１３により制御されるが
、本発明実施例では以下に示す手順で切り換えられる。
即ち、ＣＲＴ ６の表示期間中（表示タイミング信号Ｄ
ＩＳＰがＯＮのとき）は、文字コードメモリ２からの表
示コード情報２例えば、漢字コード２バイトを一度に読
み込み、キャラクタジェネレータ４へ供給し、ここでデ
ータ変換がなされ、得られる１６ないし２４ピツトの文
字フォントをシフトレジスタ５へ出力する。キャラクタ
ジェネレータ４は、シフトレジスタ５がｌピ、ト毎デー
タを分割出力している間、ＣＲＴコントローラ１から得
られるアドレス情報によシ、リフレッシュを行なう。非
表示期間中、即ち表示タイミング信号（ＤＩＳＰ）がＯ
ＦＦのときは、文字コードメモリ２からの表示コード情
報のかわりにマイクロプロセッサ３からのアドレスを入
力し、キャラクタジェネレータ４の記憶内容の書き換え
を□行なう。
ＩＳＰがＯＮのとき）は、文字コードメモリ２からの表
示コード情報２例えば、漢字コード２バイトを一度に読
み込み、キャラクタジェネレータ４へ供給し、ここでデ
ータ変換がなされ、得られる１６ないし２４ピツトの文
字フォントをシフトレジスタ５へ出力する。キャラクタ
ジェネレータ４は、シフトレジスタ５がｌピ、ト毎デー
タを分割出力している間、ＣＲＴコントローラ１から得
られるアドレス情報によシ、リフレッシュを行なう。非
表示期間中、即ち表示タイミング信号（ＤＩＳＰ）がＯ
ＦＦのときは、文字コードメモリ２からの表示コード情
報のかわりにマイクロプロセッサ３からのアドレスを入
力し、キャラクタジェネレータ４の記憶内容の書き換え
を□行なう。
以上説明の如く本発明によれば、キャラクタジェネレー
タにＤ−ＲＡＭを使うことによシ、文字コードから文字
フォントへの変換用メモリ、即ちキャラクタジェネレー
タの見かけの容量を多くすることが容易になる。又、キ
ャラクタジェネレータの書き換えの頻度を低減する事に
よるスピーディな表示情報の書き換えを可能にする。
タにＤ−ＲＡＭを使うことによシ、文字コードから文字
フォントへの変換用メモリ、即ちキャラクタジェネレー
タの見かけの容量を多くすることが容易になる。又、キ
ャラクタジェネレータの書き換えの頻度を低減する事に
よるスピーディな表示情報の書き換えを可能にする。
例えば、同じ文字７オントを使謂するならば文字コード
メモリの内容を書き換えるだけで、キャラクタジェネレ
ータの書き換えは必要としな ”′い。
メモリの内容を書き換えるだけで、キャラクタジェネレ
ータの書き換えは必要としな ”′い。
第１図は本発明の実施例を示すブロック図である。
１・・・ＣＲＴコントローラ、２・・・文字コードメモ
リ、３・・・マイクロプロセッサ、４・・・キャラクタ
ジェネレータ、５・・・シフトレジスタ、６・・・ＣＲ
Ｔ 、・７・・・外部メモリ、１１．１２・・・アドレ
スセレクタ、１３・・・タイミングコントロール回路、
１４゜１５・・・双方向ドライバ。 出願人代理人 弁理士 鈴 江 武 彦第１ 図
リ、３・・・マイクロプロセッサ、４・・・キャラクタ
ジェネレータ、５・・・シフトレジスタ、６・・・ＣＲ
Ｔ 、・７・・・外部メモリ、１１．１２・・・アドレ
スセレクタ、１３・・・タイミングコントロール回路、
１４゜１５・・・双方向ドライバ。 出願人代理人 弁理士 鈴 江 武 彦第１ 図
Claims (1)
- キャラクタジェネレータとしてダイナミックＲＡＭを使
用し、マイクロプロセッサによるコントロールの下、外
部接続されるメモリとの間で一文字フォントデータが転
送され、これを表示するディスデレーシステムにおいて
、表示コントローラにより表示のために生成出力される
アドレス情報、文字コードメモリから出力されるコード
情報、マイクロプロセッサからデータ更新のために出力
されるアドレス情報のそれぞれを入力として得、いずれ
か１個を選択して上記キャラクタジェネレータへ供給す
るアドレスセレクタを備え、該アドレスセレクタを介し
て得られるアドレス情報を入力として得、文字フォント
データに変換してシフトレジスタへロードすると共に、
表示期間中、該シフトレジスタによるシリアル変換処理
時上記表示コントローラから得られる表示のためのアド
レス情報を使用してキャラクタジェネレータのメモリリ
フレッシュを行ない、非表示期間中、上記マイクロプロ
セッサから出力されるアドレス情報によりキャラクタジ
ェネレータの内容更新を行なうことを特徴とするメモリ
アクセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229219A JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229219A JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107383A true JPS61107383A (ja) | 1986-05-26 |
| JPH0528836B2 JPH0528836B2 (ja) | 1993-04-27 |
Family
ID=16888690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229219A Granted JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107383A (ja) |
-
1984
- 1984-10-31 JP JP59229219A patent/JPS61107383A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528836B2 (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1253258A (en) | Memory access modes for a video display generator | |
| US5539428A (en) | Video font cache | |
| US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| US4910505A (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| EP0106201B1 (en) | Display control circuit for reading display data from a video ram constituted by a dynamic ram, thereby refreshing memory cells of the video ram | |
| JPH07271970A (ja) | ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム | |
| US5742298A (en) | 64 bit wide video front cache | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| US4772883A (en) | CRT display control system | |
| US5699087A (en) | Sequential access memories, systems and methods | |
| US5642136A (en) | Method and apparatus for screen refresh bandwidth reduction for video display modes | |
| JPH0528836B2 (ja) | ||
| US5416499A (en) | Bit map display controlling apparatus | |
| EP0420291B1 (en) | Display control device | |
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JP2576015B2 (ja) | 表示制御装置 | |
| JPH06332791A (ja) | 画像メモリおよびその画像メモリを使用した表示制御システム | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPH043874B2 (ja) | ||
| JPH01123285A (ja) | 画面表示装置 |