JPS61107721A - ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 - Google Patents
３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法Info
- Publication number
- JPS61107721A JPS61107721A JP59228010A JP22801084A JPS61107721A JP S61107721 A JPS61107721 A JP S61107721A JP 59228010 A JP59228010 A JP 59228010A JP 22801084 A JP22801084 A JP 22801084A JP S61107721 A JPS61107721 A JP S61107721A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- crystal thin
- iii
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3222—Antimonides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
- H10P14/3252—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、■−■化合物単結晶薄膜をそなえたＳｉ基板
とその製造方法に関するものである。
とその製造方法に関するものである。
（従来例の構成とその問題点）
単結晶Ｇａ、Ｓｉの上に、それぞれ単結晶ＧａＡｓ、Ｇ
ａＰをエピタキシャル成長させる試みは、それらの２つ
の材料の格子不整合が、それぞれ、０．１％、０．３７
％と小さく 、ＧａＡｓ、ＧａＰのバンドギャップが、
それぞれＧｅ、Ｓｉより大きいため、それらをエミッタ
とするヘテロバイポーラトランジスタとして有望である
ことの他に、形成されるＧａＡｓ、ＧａＰを用いる多く
の産業上の有用な用途があることから、古くから数多く
なされてきた。しかし、この系では■−■化合物同士の
エピタキシーと違って、格子整合だけでは解決できない
難しい問題があり、反位相構造、双晶、転位などの欠陥
が極めて多く生じ、結晶成長はうまくいかなかった。近
年、その原因がかなり明らかになってきた。まず、１９
７８年に、極性のＧａＰ、ＧａＡｓなどのｍ−ｖ化合物
をＳｉ、Ｇｅのような非極性のダイヤモンド構造をもつ
材料の上にエピタキシャル成長させる場合には、結晶方
位によって界面にチャージが生じ（たとえば〔１ｏｏ）
、 （ｔｏ））、このチャージは、バンド構造や結晶
成長に十分な影響を与えるだけ大きいこと、そして（１
１０）ではこのチャージが生じないため、デバイスや結
晶成長に適することが指摘された。 （Ｗ、Ａ、Ｈａｒ
ｒｉｓｏｎ ａｔａｌ、Ｐｈｙｓ、Ｒｅｖ、８１８．４
４０２（１９７Ｂ））。
ａＰをエピタキシャル成長させる試みは、それらの２つ
の材料の格子不整合が、それぞれ、０．１％、０．３７
％と小さく 、ＧａＡｓ、ＧａＰのバンドギャップが、
それぞれＧｅ、Ｓｉより大きいため、それらをエミッタ
とするヘテロバイポーラトランジスタとして有望である
ことの他に、形成されるＧａＡｓ、ＧａＰを用いる多く
の産業上の有用な用途があることから、古くから数多く
なされてきた。しかし、この系では■−■化合物同士の
エピタキシーと違って、格子整合だけでは解決できない
難しい問題があり、反位相構造、双晶、転位などの欠陥
が極めて多く生じ、結晶成長はうまくいかなかった。近
年、その原因がかなり明らかになってきた。まず、１９
７８年に、極性のＧａＰ、ＧａＡｓなどのｍ−ｖ化合物
をＳｉ、Ｇｅのような非極性のダイヤモンド構造をもつ
材料の上にエピタキシャル成長させる場合には、結晶方
位によって界面にチャージが生じ（たとえば〔１ｏｏ）
、 （ｔｏ））、このチャージは、バンド構造や結晶
成長に十分な影響を与えるだけ大きいこと、そして（１
１０）ではこのチャージが生じないため、デバイスや結
晶成長に適することが指摘された。 （Ｗ、Ａ、Ｈａｒ
ｒｉｓｏｎ ａｔａｌ、Ｐｈｙｓ、Ｒｅｖ、８１８．４
４０２（１９７Ｂ））。
ついで、１９８２年に、それらのエピタキシーにおいて
は、界面チャージが生じないことだけでなく、■−■化
合物の■族および■広原子が下地のダイヤモンド構造か
らなる結晶のサイトのどこに結合するかということ（サ
イト・アロケーション）が重要となり、■族と■広原子
のサイト・アロケーションが確定されることが、深刻な
問題となっている反位相構造の発生を避けるために極め
て重要となることが指摘された。そして、界面チャージ
が生じないことと、サイト・アロケーションが確定され
ることの２つの条件が満足される結晶面として、Ｓｉ
、 Ｇｅなどのダイヤモンド構造をとる結晶の結合サイ
トを構成する４個の結合手の１個が基板に平行に存在し
く第１図の符号１）かっ、それらのサイトが基板から上
方に向いた１個の結合手にのるサイト（第１図の符号２
）と、基板から上方に向いた２本の結合手にのるサイト
（第１図の符号３）の２種類のサイトからなる結晶面が
有望であり、その最も簡単な結晶面が第１図に示す（２
１１）結晶面であることが指摘された（Ｓ、Ｖｒｉｇｈ
ｔ ｅｔａｌ、Ｊ。
は、界面チャージが生じないことだけでなく、■−■化
合物の■族および■広原子が下地のダイヤモンド構造か
らなる結晶のサイトのどこに結合するかということ（サ
イト・アロケーション）が重要となり、■族と■広原子
のサイト・アロケーションが確定されることが、深刻な
問題となっている反位相構造の発生を避けるために極め
て重要となることが指摘された。そして、界面チャージ
が生じないことと、サイト・アロケーションが確定され
ることの２つの条件が満足される結晶面として、Ｓｉ
、 Ｇｅなどのダイヤモンド構造をとる結晶の結合サイ
トを構成する４個の結合手の１個が基板に平行に存在し
く第１図の符号１）かっ、それらのサイトが基板から上
方に向いた１個の結合手にのるサイト（第１図の符号２
）と、基板から上方に向いた２本の結合手にのるサイト
（第１図の符号３）の２種類のサイトからなる結晶面が
有望であり、その最も簡単な結晶面が第１図に示す（２
１１）結晶面であることが指摘された（Ｓ、Ｖｒｉｇｈ
ｔ ｅｔａｌ、Ｊ。
Ｖａｃ、Ｓｃｉ、Ｔｅｃｈｎｏｌ、 、２１，５３４（
１９ｇ２））。
１９ｇ２））。
第１図はＳｉ 、 Ｇｅあるいはそれぞれの固溶体など
のダイヤモンド構造を（１１０）方向から見た図である
。１はＳｉの結合サイトを構成する４個の結合手の中で
基板に平行となっている結合手、２は基板の下方から上
方に向かう２本の結合手にのるＳｉ結合サイト、３は基
板の下方から上方に・向かう２本の結合手にのるＳｉ結
合サイトを示す。
のダイヤモンド構造を（１１０）方向から見た図である
。１はＳｉの結合サイトを構成する４個の結合手の中で
基板に平行となっている結合手、２は基板の下方から上
方に向かう２本の結合手にのるＳｉ結合サイト、３は基
板の下方から上方に・向かう２本の結合手にのるＳｉ結
合サイトを示す。
この結晶面では、２種類の質的に異なるサイトからなる
ため、■族とＶ広原子が選択的にそれぞれのサイトに結
合することが期待されるわけである。そして、実際に、
Ｓｉ（２１１）基板を用いて、分子線エピタキシー法に
よりＧａＰのエピタキシャル成長を行ない、提唱した理
論が正しいことが実証された。これによって、はじめて
、Ｓｉ基板上に、反位相構造のない、鏡面をもっＧａＰ
の単結晶薄膜層が形成された。このヘテロ構造を用いて
β：９の過去最高のβ値をもつヘテロバイポーラトラン
ジスタが作られたが、この特性は、トランジスタとして
はまだ十分なものではなかった。これは反位相構造以外
の結晶欠陥がまだ多く含まれていることによる。事実１
表面には、内部欠陥の存在を示す多くの平行に走った線
状の微細構造が存在していた。しかし、この方式により
、界面チャージをなくすること、および最も深刻な問題
であった反位相構造の発生をなくすることの２つの基本
的な、重要な課題が解決されているので、反位相構造以
外の、おもに格子不整合によって生じる結晶欠陥を除去
することができれば、高品質のＧａＰ単結晶薄膜をそな
えたＳｉ基板の作製が期待できるわけである。Ｇｅの上
にＧａＡｓを形成する場合には、格子不整合はＳｉとＧ
ａＰの場合よりもはるかに小さいので、上述の結晶方位
をもつ基板を用いてＳｉ上へのＧａＰの形成を行なう場
合よりも良い結晶成長が期待できるわけであるが、Ｇｅ
の単結晶基板は表面の清浄化が難しいことが大きな問題
点であった。
ため、■族とＶ広原子が選択的にそれぞれのサイトに結
合することが期待されるわけである。そして、実際に、
Ｓｉ（２１１）基板を用いて、分子線エピタキシー法に
よりＧａＰのエピタキシャル成長を行ない、提唱した理
論が正しいことが実証された。これによって、はじめて
、Ｓｉ基板上に、反位相構造のない、鏡面をもっＧａＰ
の単結晶薄膜層が形成された。このヘテロ構造を用いて
β：９の過去最高のβ値をもつヘテロバイポーラトラン
ジスタが作られたが、この特性は、トランジスタとして
はまだ十分なものではなかった。これは反位相構造以外
の結晶欠陥がまだ多く含まれていることによる。事実１
表面には、内部欠陥の存在を示す多くの平行に走った線
状の微細構造が存在していた。しかし、この方式により
、界面チャージをなくすること、および最も深刻な問題
であった反位相構造の発生をなくすることの２つの基本
的な、重要な課題が解決されているので、反位相構造以
外の、おもに格子不整合によって生じる結晶欠陥を除去
することができれば、高品質のＧａＰ単結晶薄膜をそな
えたＳｉ基板の作製が期待できるわけである。Ｇｅの上
にＧａＡｓを形成する場合には、格子不整合はＳｉとＧ
ａＰの場合よりもはるかに小さいので、上述の結晶方位
をもつ基板を用いてＳｉ上へのＧａＰの形成を行なう場
合よりも良い結晶成長が期待できるわけであるが、Ｇｅ
の単結晶基板は表面の清浄化が難しいことが大きな問題
点であった。
この場合、界面チャージ、サイト・アロケーション、お
よび格子整合の課題が解決さ九でも１表面の清浄化が難
しいために各種の欠陥が発生する。
よび格子整合の課題が解決さ九でも１表面の清浄化が難
しいために各種の欠陥が発生する。
一般によく用いられる（１００） 、 （１１１）や（
１１０）などのＳｉ 、 Ｇｅなどのダイヤモンド構造
を有する材料の基板では、っぎのような問題点がある。
１１０）などのＳｉ 、 Ｇｅなどのダイヤモンド構造
を有する材料の基板では、っぎのような問題点がある。
（１００）および（１１１）基板の場合には、その上
にｍ−■化合物を形成すると界面にチャージが生じるこ
との他に、表面が同一種のサイトからなるため、■族、
■広原子のサイト・アロケーションが確定されないので
結晶成長が難かしい。これらの結晶面でサイト・アロケ
ーションの問題を解決する方法がみつかり、良い結晶成
長が行なわれれば、形成された■−■化合物を用いるデ
バイスへの適用は可能となるが、下地の非極性の材料と
の界面にチャージが生じるため、この界面を用いるデバ
イスには適しているとはいえない。（１１０）基板の場
合には、界面チャージは生じないが、■族、■広原子の
サイト・アロケーションが確定されないので、欠陥の少
ない単結晶膜の結晶成長が難かしい。（１１０）基板に
おいて、サイト・アロケーションを解決するなんらかの
方法が見つかれば、界面チャージが生じないことから、
■−■化合物材料とダイヤモンド構造をもつ材料とのへ
テロ構造を用いるデバイスや形成された■−■化合物材
料を基板として用いるデバイスなどの種々の応用がある
。これらの結晶面を用いて、ある程度の品質のＧａＡｓ
が形成されたという報告もあるが、上述のように原理的
に結晶成長が難しいことから十分なものではない。
にｍ−■化合物を形成すると界面にチャージが生じるこ
との他に、表面が同一種のサイトからなるため、■族、
■広原子のサイト・アロケーションが確定されないので
結晶成長が難かしい。これらの結晶面でサイト・アロケ
ーションの問題を解決する方法がみつかり、良い結晶成
長が行なわれれば、形成された■−■化合物を用いるデ
バイスへの適用は可能となるが、下地の非極性の材料と
の界面にチャージが生じるため、この界面を用いるデバ
イスには適しているとはいえない。（１１０）基板の場
合には、界面チャージは生じないが、■族、■広原子の
サイト・アロケーションが確定されないので、欠陥の少
ない単結晶膜の結晶成長が難かしい。（１１０）基板に
おいて、サイト・アロケーションを解決するなんらかの
方法が見つかれば、界面チャージが生じないことから、
■−■化合物材料とダイヤモンド構造をもつ材料とのへ
テロ構造を用いるデバイスや形成された■−■化合物材
料を基板として用いるデバイスなどの種々の応用がある
。これらの結晶面を用いて、ある程度の品質のＧａＡｓ
が形成されたという報告もあるが、上述のように原理的
に結晶成長が難しいことから十分なものではない。
また、Ｇａ’Ａｓ単結晶基板は高温であることから、安
価なＳｉ単結晶基板の上にＧａＡｓをエピタキシャル成
長しようという試みもなされてきたが、この場合には、
界面チャージ、サイト・アロケーションの問題に加えて
、 ＧａＡｓとＳｉの４．１％の大きな格子不整合の問
題が加わるので成長は一層難かしかった。
価なＳｉ単結晶基板の上にＧａＡｓをエピタキシャル成
長しようという試みもなされてきたが、この場合には、
界面チャージ、サイト・アロケーションの問題に加えて
、 ＧａＡｓとＳｉの４．１％の大きな格子不整合の問
題が加わるので成長は一層難かしかった。
（発明の目的）
本発明の目的は、形成される■−■化合物と下地のダイ
ヤモンド構造材料との界面チャージと、サイト・アロケ
ーションの問題を解決するとともに、ＧａＡｓとＳｉと
の間にある４、１％の大きな格子不整合を解決し、 Ｇ
ａＡｓを基板として用いるデバイスさらに、それらのデ
バイスとＳｉデバイスとを一体化したデバイスなどに適
用可能な、■−■化合物単結晶薄膜をそなえたＳｉ基板
および、その製造方法を提供することである。
ヤモンド構造材料との界面チャージと、サイト・アロケ
ーションの問題を解決するとともに、ＧａＡｓとＳｉと
の間にある４、１％の大きな格子不整合を解決し、 Ｇ
ａＡｓを基板として用いるデバイスさらに、それらのデ
バイスとＳｉデバイスとを一体化したデバイスなどに適
用可能な、■−■化合物単結晶薄膜をそなえたＳｉ基板
および、その製造方法を提供することである。
（発明の構成）
本発明の■−■化合物単結晶薄膜をそなえたＳｉ基板お
よびその製造方法は、Ｓｉの結合サイトを構成する４個
の結合手の１個が基板に平行に存在した結晶方位を有す
る単結晶Ｓｉ基板上に、 Ｇｅ、Ｓｉを含めて、Ｇｅ−
Ｓｉ系の２つの組成の固溶体の単結晶薄膜からなる超格
子構造薄膜層の多層構造を、超格子構造を構成する２つ
の固溶体の格子定数の平均値が、上側に位置する超格子
構造を構成する２つの固溶体の小さい方の格子定数に近
くなるようにし、かつ上部方面に段階的に大きくなり、
かつ超格子構造を構成する２つの固溶体の格子不整合が
上方向に段階的に小さくなるように形成し、その上に、
Ｇｅ−Ｓｉ系固溶体と少量のＳｎを固溶したＳｎ−Ｇｅ
系固溶体の単結晶薄膜層からなり、かつそれらの格子定
数の平均値がＧｅの格子定数に十分に格子整合する超格
子構造薄膜層を形成し、その上にＧａＡｓと格子整合す
る■−■化合物の間で構成される超格子構造薄膜層を形
成し、その上にＧａＡｓと格子整合するｍ−ｖ化合物の
単結晶薄膜層を形成した構造を有するものであり、また
その製造方法である。
よびその製造方法は、Ｓｉの結合サイトを構成する４個
の結合手の１個が基板に平行に存在した結晶方位を有す
る単結晶Ｓｉ基板上に、 Ｇｅ、Ｓｉを含めて、Ｇｅ−
Ｓｉ系の２つの組成の固溶体の単結晶薄膜からなる超格
子構造薄膜層の多層構造を、超格子構造を構成する２つ
の固溶体の格子定数の平均値が、上側に位置する超格子
構造を構成する２つの固溶体の小さい方の格子定数に近
くなるようにし、かつ上部方面に段階的に大きくなり、
かつ超格子構造を構成する２つの固溶体の格子不整合が
上方向に段階的に小さくなるように形成し、その上に、
Ｇｅ−Ｓｉ系固溶体と少量のＳｎを固溶したＳｎ−Ｇｅ
系固溶体の単結晶薄膜層からなり、かつそれらの格子定
数の平均値がＧｅの格子定数に十分に格子整合する超格
子構造薄膜層を形成し、その上にＧａＡｓと格子整合す
る■−■化合物の間で構成される超格子構造薄膜層を形
成し、その上にＧａＡｓと格子整合するｍ−ｖ化合物の
単結晶薄膜層を形成した構造を有するものであり、また
その製造方法である。
またＳｉ（２１１）基板を用いたものであり、さらに、
■−■化合物の間で形成される超格子構造薄膜と１＋ して、ＧａＡｓ、Ａ（ＩＡｓおよびＡ（ｌｘＧａ、−ｘ
Ａｓ固溶体の間で構成される超格子構造薄膜層を用いる
ものである。
■−■化合物の間で形成される超格子構造薄膜と１＋ して、ＧａＡｓ、Ａ（ＩＡｓおよびＡ（ｌｘＧａ、−ｘ
Ａｓ固溶体の間で構成される超格子構造薄膜層を用いる
ものである。
（実施例の説明）
本発明の実施例を第２図ないし第７図に基づいて説明す
る。
る。
第２図は、Ｓｉ上に形成するＧｅ、Ｓｉ１−ｘ固溶体お
よびＳｎ、Ｇｅ１−Ｆ固溶体の組成と格子定数の関係お
よび実施例工ないし２に用いた超格子構造薄膜層の構成
成分の組成と格子定数との関係を示す。横軸はＸ、縦軸
ｙは格子定数を示す。１ないし７は基板側からこの順序
に形成する格子構造薄膜層を構成する２つの固溶体の組
成と格子不整合を示す。
よびＳｎ、Ｇｅ１−Ｆ固溶体の組成と格子定数の関係お
よび実施例工ないし２に用いた超格子構造薄膜層の構成
成分の組成と格子定数との関係を示す。横軸はＸ、縦軸
ｙは格子定数を示す。１ないし７は基板側からこの順序
に形成する格子構造薄膜層を構成する２つの固溶体の組
成と格子不整合を示す。
第３図ないし第４図においては１は基板、１は基板、２
はＳｉバッファ層、３はＧｅ、 、、Ｓｉ、 、、の単
結晶薄膜層、４はＳｉの単結晶薄膜層、符号５ないし１
１は第２図の符号工ないし７にそれぞれ対応する超格子
構造薄膜層を示す。１２はＡＩ、 、、Ｇａ０．７Ａｓ
とＧａＡｓからなる超格子構造薄膜層、１３はＧａＡｓ
の単結晶薄膜層、 １４はＡ１１．．３Ｇａ、 、、Ａ
ｓの単結晶薄膜層を示す。
はＳｉバッファ層、３はＧｅ、 、、Ｓｉ、 、、の単
結晶薄膜層、４はＳｉの単結晶薄膜層、符号５ないし１
１は第２図の符号工ないし７にそれぞれ対応する超格子
構造薄膜層を示す。１２はＡＩ、 、、Ｇａ０．７Ａｓ
とＧａＡｓからなる超格子構造薄膜層、１３はＧａＡｓ
の単結晶薄膜層、 １４はＡ１１．．３Ｇａ、 、、Ａ
ｓの単結晶薄膜層を示す。
第５図は、Ｓｉ上に形成するＧｅｘＳｉい、固溶体およ
びＳｎ、Ｇｅ１−、固溶体の組成と格子定数の関係およ
び実施例３と４に用いた超格子構造薄膜層の構成成分の
組成と格子定数との関係を示す。横軸はＸ、縦軸ｙは格
子定数をとする。１ないし５は基板からこの順序に形成
する超格子構造薄膜層を構成する２つの固溶体の組成と
格子不整合を示す。
びＳｎ、Ｇｅ１−、固溶体の組成と格子定数の関係およ
び実施例３と４に用いた超格子構造薄膜層の構成成分の
組成と格子定数との関係を示す。横軸はＸ、縦軸ｙは格
子定数をとする。１ないし５は基板からこの順序に形成
する超格子構造薄膜層を構成する２つの固溶体の組成と
格子不整合を示す。
第６図、第７回においては、工ないし４は第３図および
第４図と同じものを示し、符号５ないし９は第５図の符
号工ないし５にそれぞれ対応する超格子、構造薄膜層を
示す。１０はＡｌ０１．Ｇａ、 、、ＡｓとＧｅＡｓか
らなる超格子構造薄膜層、１１はＧａＡｓの単結晶薄膜
層であり、１２はＡＮｏ、３Ｇａ０．、Ａｓのエピタキ
シー薄膜を示す。
第４図と同じものを示し、符号５ないし９は第５図の符
号工ないし５にそれぞれ対応する超格子、構造薄膜層を
示す。１０はＡｌ０１．Ｇａ、 、、ＡｓとＧｅＡｓか
らなる超格子構造薄膜層、１１はＧａＡｓの単結晶薄膜
層であり、１２はＡＮｏ、３Ｇａ０．、Ａｓのエピタキ
シー薄膜を示す。
実施例１
一般のＳｉデバイスの作製に用いられるのと同様の鏡面
仕上げを行なったＳｉ（２１１）基板（第３図の符号１
）の表面の清浄化を、まずつぎのようなウェットプロセ
スで行なう。基板をトリクロールエチレン、アセトンと
純水とを用いて脱脂洗浄したのち、約１５０℃に加熱し
たＨ、０□／Ｈ２ＳＱ、（１／４）液に浸し表面の汚れ
を取り除く。つづいて純水で十分に洗浄したのち、 Ｈ
Ｆ／）１．０（１／１０）液に浸して表面の酸化膜を除
去する。このあと、大気にさらさない状態で純水を用い
て十分に洗浄し、加熱したＮＨ，ＯＨ／Ｈ，０□／Ｈ２
０（１／１／１０）液に浸し表面に極めてうすいシリコ
ンの酸化膜を形成して清浄化した表面を保護する。この
基板を分子線エピタキシー装置に充填し、８００℃に加
熱する。これにより表面に形成された酸化シリコン膜が
完全に除かれ、Ｓｉ基板の表面の清浄化が行なわれる。
仕上げを行なったＳｉ（２１１）基板（第３図の符号１
）の表面の清浄化を、まずつぎのようなウェットプロセ
スで行なう。基板をトリクロールエチレン、アセトンと
純水とを用いて脱脂洗浄したのち、約１５０℃に加熱し
たＨ、０□／Ｈ２ＳＱ、（１／４）液に浸し表面の汚れ
を取り除く。つづいて純水で十分に洗浄したのち、 Ｈ
Ｆ／）１．０（１／１０）液に浸して表面の酸化膜を除
去する。このあと、大気にさらさない状態で純水を用い
て十分に洗浄し、加熱したＮＨ，ＯＨ／Ｈ，０□／Ｈ２
０（１／１／１０）液に浸し表面に極めてうすいシリコ
ンの酸化膜を形成して清浄化した表面を保護する。この
基板を分子線エピタキシー装置に充填し、８００℃に加
熱する。これにより表面に形成された酸化シリコン膜が
完全に除かれ、Ｓｉ基板の表面の清浄化が行なわれる。
つぎにこの基板（第３図の符号１）の上に電子ビーム法
により作製したＳｉ分子ビームを用いてＳｉのバッファ
層（第３図の符号２）をエピタキシャル形成し、その上
にＳｉ分子ビームと抵抗加熱により作製したＧａ分子ビ
ームを用いて、第２図の符号１に対応する格子定数ａ
＝５．５４５人の（ｉｓｌ、、 ５ Ｓｉａ −ｓ組成
の固溶体の約５０人の膜厚の単結晶薄膜（第３図の符号
３）と約５０人の膜厚のＳＬの単結晶薄膜（第３図の符
号４）の繰り返し多層構造すなわち超格子構造の薄膜層
（第３図の符号５）をエピタキシャル形成する。この超
格子構造を構成する２つの成分の格子不整合は２．１％
である。つぎにその上に第２図の符号２に対応する２つ
の組成の固溶体の超格子構造の薄膜層（第３図の符号６
）をエピタキシャル形成するにの場合、２つの成分間の
格子不整合は約１．７％であり、格子定数の小さい方の
値は、下側の超格子構造を構成する２つの成分の格子定
数の平均値番こ等しくなるようにとっである。このよう
にして、第２図の符号上なレル６に対応する超格子構造
薄膜の多層構造（第３図の符号５ないし１０）をエピタ
キシャル形成する。この場合、おのおの超格子構造を形
成する２つの成分の格子不整合は、第２図に示すように
、上の層はど小さくなっており、それらの２つの成分の
格子定数の平均値は、つぎにくる超格子構造を構成する
２つの成分の小さｂ）方の格子定数にほぼ等しくなり、
かつ上部に位置するほど大きくなっている。この上に第
２図の符号７に対応するＧｅａ 、９４５１０ ＋Ｏｇ
固溶体とＳｎ６．ｏｚＧｅａ、ｓｅ固溶体の単結晶薄膜
層からなる超格子構造薄膜層（第３図の符号１１）を形
成し、それらの格子定数がＧｅの格子定数に一致するよ
うにする。この超格子構造の上に、約５０人のＡ１．
、、Ｇａｌ、、、Ａｓの単結晶薄膜と約５０人のＧａＡ
ｓの単結晶薄膜層からなる超格子構造の薄膜層（第３図
の符号１２）をエピタキシャル形成し、その上にＧｅＡ
ｓの単結晶薄膜層（第３図の符号１３）をＧａとＡｓの
分子ビームを用い、エピタキシャル形成する。これによ
り、鏡面を示し、欠陥の少ないＧａＡｓ単結晶薄膜が形
成される。
により作製したＳｉ分子ビームを用いてＳｉのバッファ
層（第３図の符号２）をエピタキシャル形成し、その上
にＳｉ分子ビームと抵抗加熱により作製したＧａ分子ビ
ームを用いて、第２図の符号１に対応する格子定数ａ
＝５．５４５人の（ｉｓｌ、、 ５ Ｓｉａ −ｓ組成
の固溶体の約５０人の膜厚の単結晶薄膜（第３図の符号
３）と約５０人の膜厚のＳＬの単結晶薄膜（第３図の符
号４）の繰り返し多層構造すなわち超格子構造の薄膜層
（第３図の符号５）をエピタキシャル形成する。この超
格子構造を構成する２つの成分の格子不整合は２．１％
である。つぎにその上に第２図の符号２に対応する２つ
の組成の固溶体の超格子構造の薄膜層（第３図の符号６
）をエピタキシャル形成するにの場合、２つの成分間の
格子不整合は約１．７％であり、格子定数の小さい方の
値は、下側の超格子構造を構成する２つの成分の格子定
数の平均値番こ等しくなるようにとっである。このよう
にして、第２図の符号上なレル６に対応する超格子構造
薄膜の多層構造（第３図の符号５ないし１０）をエピタ
キシャル形成する。この場合、おのおの超格子構造を形
成する２つの成分の格子不整合は、第２図に示すように
、上の層はど小さくなっており、それらの２つの成分の
格子定数の平均値は、つぎにくる超格子構造を構成する
２つの成分の小さｂ）方の格子定数にほぼ等しくなり、
かつ上部に位置するほど大きくなっている。この上に第
２図の符号７に対応するＧｅａ 、９４５１０ ＋Ｏｇ
固溶体とＳｎ６．ｏｚＧｅａ、ｓｅ固溶体の単結晶薄膜
層からなる超格子構造薄膜層（第３図の符号１１）を形
成し、それらの格子定数がＧｅの格子定数に一致するよ
うにする。この超格子構造の上に、約５０人のＡ１．
、、Ｇａｌ、、、Ａｓの単結晶薄膜と約５０人のＧａＡ
ｓの単結晶薄膜層からなる超格子構造の薄膜層（第３図
の符号１２）をエピタキシャル形成し、その上にＧｅＡ
ｓの単結晶薄膜層（第３図の符号１３）をＧａとＡｓの
分子ビームを用い、エピタキシャル形成する。これによ
り、鏡面を示し、欠陥の少ないＧａＡｓ単結晶薄膜が形
成される。
実施例２
実施例１において、Ａ１． 、、Ｇａ、 、、ＡｓとＧ
ａＡｓからなる超格子構造薄膜層（第３図の符号１２）
の上に、Ａ１． 、、Ｇａ、 、、Ａｓ組成の単結晶薄
膜（第４図の符号１４）をＡＩ、ＧａとＡｓの分子ビー
ムを用いて、エピタキシャル形成する。これにより、同
様に、鏡面を示し、欠陥の少ないＧａＡｓ単結晶薄膜が
形成される。
ａＡｓからなる超格子構造薄膜層（第３図の符号１２）
の上に、Ａ１． 、、Ｇａ、 、、Ａｓ組成の単結晶薄
膜（第４図の符号１４）をＡＩ、ＧａとＡｓの分子ビー
ムを用いて、エピタキシャル形成する。これにより、同
様に、鏡面を示し、欠陥の少ないＧａＡｓ単結晶薄膜が
形成される。
実施例３
実施例１と同じように、Ｓｉ（２１１）基板（第６図の
符号１）の表面の清浄化を行なったのち、Ｓｉのバッフ
ァ層（第６図の符号２）をエピタキシャル形成する。そ
の、上に、実施例１と同様に、ＳｉとＧｅ６ 、Ｓ ５
１０− ｓ固溶体からなる超格子構造薄膜層（第６図の
符号５）をエピタキシャル形成する。その上に第５図の
符号２ないし３に対応する組成を有する２つの組成の固
溶体の単結晶薄膜からなる超格子構造薄膜層をこの順序
に、第６図の符号６ないし８のようにエピタキシャル形
成する。この場合１つの超格子構造を構成する２つの固
溶体の格子定数の平均値が、そのつぎに位置する超格子
構造薄膜層を構成する２つの固溶体の小さい方の格子定
数に約０．２％の格子整合をするようにし、かつ上部に
位置するほど大きくなっている。この上に第５図の符号
５に対応するＧｅｌ＋＋９゜Ｓｉ、、、。とＳｎ、 、
。□にｅｏ、＊’＋固溶体の単結晶薄膜層からなる超格
子構造薄膜層（第６図）をエピタキシャル形成し、最上
層ではＧｅに十分に格子整合するようになっている。こ
の上に、ＡｌＡｓとＧａＡｓからなる超格子構造薄膜層
（第６図の符号１０）をエピタキシャル形成し、さらに
、ＧａＡｓの単結晶薄膜層（第６図の符号１１）をエピ
タキシャル形成する。これにより鏡面を有し、欠陥の少
ないＧａＡｓの単結晶薄膜が形成される。
符号１）の表面の清浄化を行なったのち、Ｓｉのバッフ
ァ層（第６図の符号２）をエピタキシャル形成する。そ
の、上に、実施例１と同様に、ＳｉとＧｅ６ 、Ｓ ５
１０− ｓ固溶体からなる超格子構造薄膜層（第６図の
符号５）をエピタキシャル形成する。その上に第５図の
符号２ないし３に対応する組成を有する２つの組成の固
溶体の単結晶薄膜からなる超格子構造薄膜層をこの順序
に、第６図の符号６ないし８のようにエピタキシャル形
成する。この場合１つの超格子構造を構成する２つの固
溶体の格子定数の平均値が、そのつぎに位置する超格子
構造薄膜層を構成する２つの固溶体の小さい方の格子定
数に約０．２％の格子整合をするようにし、かつ上部に
位置するほど大きくなっている。この上に第５図の符号
５に対応するＧｅｌ＋＋９゜Ｓｉ、、、。とＳｎ、 、
。□にｅｏ、＊’＋固溶体の単結晶薄膜層からなる超格
子構造薄膜層（第６図）をエピタキシャル形成し、最上
層ではＧｅに十分に格子整合するようになっている。こ
の上に、ＡｌＡｓとＧａＡｓからなる超格子構造薄膜層
（第６図の符号１０）をエピタキシャル形成し、さらに
、ＧａＡｓの単結晶薄膜層（第６図の符号１１）をエピ
タキシャル形成する。これにより鏡面を有し、欠陥の少
ないＧａＡｓの単結晶薄膜が形成される。
実施例４
実施例３において＋’ Ａ（！ＡｓとＧａＡｓからなる
超格子構造薄膜層（第６図の符号１０）の上にＡ１．．
３Ｇａｏ、７Ａｓ組成の単結晶薄膜（第７図の１２）を
Ａｌ、Ｇａ、Ａｓの分子ビームを用いてエピタキシャル
形成する。これにより、鏡面をもち、欠陥の少ないＡ１
１０．、Ｇａ、 、□単結晶薄膜が形成される。
超格子構造薄膜層（第６図の符号１０）の上にＡ１．．
３Ｇａｏ、７Ａｓ組成の単結晶薄膜（第７図の１２）を
Ａｌ、Ｇａ、Ａｓの分子ビームを用いてエピタキシャル
形成する。これにより、鏡面をもち、欠陥の少ないＡ１
１０．、Ｇａ、 、□単結晶薄膜が形成される。
これらの実施例に用いているＳｉ（２１１）基板は、第
１図の符号１に示すように、結合手の１個が基板に平行
に存在していることから、その上に他のダイヤモンド構
造の単結晶薄膜層を形成し、その上にＧａＡｓを形成し
ても界面にチャージが生じないこと、および原子が結合
するサイトが、基板から上方にのびた１個の結合手にの
るサイト（第１図の符号２）と基板から上方にのびた２
個の結合手にのるサイト（第１図の符号３）の質的に異
なる２種類のサイトからなることから、その上にのる■
族と■広原子のサイ１〜・アロケーションが確定される
という特徴を有するので、本発明の目的にかなう基板で
ある。しかし、これらの目的をみたす基板は、これ以外
にも種々あり、第１図の状態から（１ｍ軸のまわりに回
転して作製した（２１１）方向が基板に対して傾斜した
結晶方位をもつ、たとえば（５４１）、 （４３１）、
（３２１）などの基板を用いることができることは、
原理からみて明らかである。
１図の符号１に示すように、結合手の１個が基板に平行
に存在していることから、その上に他のダイヤモンド構
造の単結晶薄膜層を形成し、その上にＧａＡｓを形成し
ても界面にチャージが生じないこと、および原子が結合
するサイトが、基板から上方にのびた１個の結合手にの
るサイト（第１図の符号２）と基板から上方にのびた２
個の結合手にのるサイト（第１図の符号３）の質的に異
なる２種類のサイトからなることから、その上にのる■
族と■広原子のサイ１〜・アロケーションが確定される
という特徴を有するので、本発明の目的にかなう基板で
ある。しかし、これらの目的をみたす基板は、これ以外
にも種々あり、第１図の状態から（１ｍ軸のまわりに回
転して作製した（２１１）方向が基板に対して傾斜した
結晶方位をもつ、たとえば（５４１）、 （４３１）、
（３２１）などの基板を用いることができることは、
原理からみて明らかである。
実施例工ないし３、および実施例４に示すように、超格
子構造の多層構造の形成において、１つの超格子構造を
形成する２つの固溶体（Ｓｉ 、 Ｇｅを含む）の格子
定数の平均値はそれに隣接する超格子構造を構成する２
つの成分の１つの格子定数に近くなるようにしている。
子構造の多層構造の形成において、１つの超格子構造を
形成する２つの固溶体（Ｓｉ 、 Ｇｅを含む）の格子
定数の平均値はそれに隣接する超格子構造を構成する２
つの成分の１つの格子定数に近くなるようにしている。
これらの差は小さいほうがよいが、実施例３と４に示す
ように、エピタキシャル成長において一般に要請される
約０．２％以内の格子不整合なら特に問題はない。
ように、エピタキシャル成長において一般に要請される
約０．２％以内の格子不整合なら特に問題はない。
実施例において、超格子構造薄膜層の多層構造の上にＡ
ｌ１０．、Ｇａ０．、Ａｓ−ＧａＡｓ系またはＡＪｉＡ
ｓ−ＧａＡｓ系の超格子構造の薄膜層をエピタキシャル
形成しているが、これは、この上に形成する■−■化合
物との格子整合をよくするとともに、下地の影響を緩和
するバッファ層の役目を果たしている。
ｌ１０．、Ｇａ０．、Ａｓ−ＧａＡｓ系またはＡＪｉＡ
ｓ−ＧａＡｓ系の超格子構造の薄膜層をエピタキシャル
形成しているが、これは、この上に形成する■−■化合
物との格子整合をよくするとともに、下地の影響を緩和
するバッファ層の役目を果たしている。
また、ＡｉｄｘＧａニーｘＡＳ固溶体は全組成域でＧａ
Ａｓと格子整合するので、実施例で示した超格子構造薄
膜層は極めて良いバッファ層となる。実施例以外でもＩ
ｎｘＧａ１−ｘＰ固溶体、ＩｎｘＡｌ、ＧａＬ−、−、
Ｐ固溶体などの■−■化合物はＧａＡｓと格子整合する
ので、超格子構造薄膜のバッファ層の成分として用いる
ことができる。
Ａｓと格子整合するので、実施例で示した超格子構造薄
膜層は極めて良いバッファ層となる。実施例以外でもＩ
ｎｘＧａ１−ｘＰ固溶体、ＩｎｘＡｌ、ＧａＬ−、−、
Ｐ固溶体などの■−■化合物はＧａＡｓと格子整合する
ので、超格子構造薄膜のバッファ層の成分として用いる
ことができる。
実施例において、■−■化合物としてＧａＡｓおよびＡ
ρ。、、Ｇａ、 、、Ａｓだけを用いているが、これ以
外でもＧａＡｓと十分に格子整合する■−■化合物、た
とえば全組成域のＡＮｘＧａニーＸＡｓ ｌ特定の組成
域のＩｎＸＧａ、−ｘＰ、Ｉｎｘ１．Ｇａ１−ｘ−、Ｐ
固溶体なども用いることができる。
ρ。、、Ｇａ、 、、Ａｓだけを用いているが、これ以
外でもＧａＡｓと十分に格子整合する■−■化合物、た
とえば全組成域のＡＮｘＧａニーＸＡｓ ｌ特定の組成
域のＩｎＸＧａ、−ｘＰ、Ｉｎｘ１．Ｇａ１−ｘ−、Ｐ
固溶体なども用いることができる。
なお、実施例においては、Ｓｉ基板の上にＳｉのバッフ
ァ層を形成しているが、これは基板表面の影響をできる
だけ避けるためにもうけたものであり。
ァ層を形成しているが、これは基板表面の影響をできる
だけ避けるためにもうけたものであり。
必ずしも必要でなく本発明必須の要件ではない。
また、実施例においては、エピタキシャル法として分子
線エピタキシー法を用いているが、これ以外の方法、た
とえばＭＯＣＶＤなどの方法も用いることができる。
線エピタキシー法を用いているが、これ以外の方法、た
とえばＭＯＣＶＤなどの方法も用いることができる。
（発明の効果）
本発明によれば、界面チャージが生じないようにするこ
と、サイト・アロケーションの確定により反位相構造が
生じないようにすること、ＧｅＡｓまたは、ＧａＡｓと
格子整合するｍ−ｖ化合物を形成する前にＧａＡｓと格
子整合するｍ−ｖ化合物の超格子構造の薄膜層を形成す
ることにより、下地の影響を緩和すること、およびＳｉ
とＧａＡｓまたはＧａＡｓと格子整合する■−■化合物
との間にある４、１％の格子不整合を、ＳｉとＧｅの固
溶体の超格子構造薄膜層の組成を段階的に変えた多層構
造の薄膜層とその上に形成した少量のＳｉを固溶したＳ
ｉ−Ｇｅ固溶体と少量のＳｎを固溶したＧｅ−、Ｓｎ固
溶体の超格子構造の薄膜層とをＳｉ層と■−■化合物層
の間に入れることで解消すること、などの課題解決によ
り、つぎのような効果がある。
と、サイト・アロケーションの確定により反位相構造が
生じないようにすること、ＧｅＡｓまたは、ＧａＡｓと
格子整合するｍ−ｖ化合物を形成する前にＧａＡｓと格
子整合するｍ−ｖ化合物の超格子構造の薄膜層を形成す
ることにより、下地の影響を緩和すること、およびＳｉ
とＧａＡｓまたはＧａＡｓと格子整合する■−■化合物
との間にある４、１％の格子不整合を、ＳｉとＧｅの固
溶体の超格子構造薄膜層の組成を段階的に変えた多層構
造の薄膜層とその上に形成した少量のＳｉを固溶したＳ
ｉ−Ｇｅ固溶体と少量のＳｎを固溶したＧｅ−、Ｓｎ固
溶体の超格子構造の薄膜層とをＳｉ層と■−■化合物層
の間に入れることで解消すること、などの課題解決によ
り、つぎのような効果がある。
（１） ＳＬ基板上に高品質のＧａＡｓまたはＧａＡ
ｓと格子整合する■−■化合物が形成できることから。
ｓと格子整合する■−■化合物が形成できることから。
高価なＧａＡｓなどの■−■化合物を用いたデバイスを
安価に作製できる。
安価に作製できる。
（２） さらに、Ｓｉ基板を用いていることの効果と
して、上記のデバイスとＳＬデバイスとを一体化、した
新らしいデバイスが作製できる。
して、上記のデバイスとＳＬデバイスとを一体化、した
新らしいデバイスが作製できる。
第１図はＳｉ 、 Ｇｅまたはそれらの固溶体のダイヤ
モンド構造図、第２図はＳｉ上に形成するＧｅｘＳｉ、
−ｘ固溶体およびＳｎ、Ｇｅニー、固溶体の組成と格
子定数の関係図、第３図、第４図、第６図、第７図は本
発明によって形成される材料の断面図、第５図はＳｉ上
に形成するＧｅ、Ｓｉよ−８固溶体およびＳｎ、Ｇｅ□
−１固溶体の組成と格子定数の関係図である。 特許出願人 松下電器産業株式会社 第２図 第３図 第４図 第５図 第６図 第７図
モンド構造図、第２図はＳｉ上に形成するＧｅｘＳｉ、
−ｘ固溶体およびＳｎ、Ｇｅニー、固溶体の組成と格
子定数の関係図、第３図、第４図、第６図、第７図は本
発明によって形成される材料の断面図、第５図はＳｉ上
に形成するＧｅ、Ｓｉよ−８固溶体およびＳｎ、Ｇｅ□
−１固溶体の組成と格子定数の関係図である。 特許出願人 松下電器産業株式会社 第２図 第３図 第４図 第５図 第６図 第７図
Claims (12)
- （１）Ｓｉの結合サイトを構成する４個の結合手の１個
が基板に平行に存在した結晶方位を有する単結晶Ｓｉ基
板の上に、Ｇｅ、Ｓｉを含めて、Ｇｅ−Ｓｉ系の２つの
組成の固溶体の単結晶薄膜からなる超格子構造薄膜層の
多層構造を、超格子構造を構成する２つの固溶体の格子
定数の平均値が、上側に位置する超格子構造を構成する
２つの固溶体の小さい方の格子定数に近くなるようにし
、かつ上部方向に段階的に大きくなり、かつ、超格子構
造を構成する２つの固溶体の格子不整合が上方向に段階
的に小さくなるように形成し、その上にＧｅ−Ｓｉ系固
溶体と少量のＳｎを固溶したＳｎ−Ｇｅ系固溶体の単結
晶薄膜からなり、かつそれらの格子定数の平均値がＧｅ
の格子定数に十分に格子整合する超格子構造薄膜層を形
成し、該超格子構造薄膜層の上にＧｅＡｓと格子整合す
るIII−Ｖ化合物の間で構成される超格子構造薄膜層を
形成し、該超格子構造薄膜層の上にＧａＡｓと格子整合
するIII−Ｖ化合物の単結晶薄膜層を形成した構造を有
することを特徴とするIII−Ｖ化合物単結晶薄膜をそな
えたＳｉ基板。 - （２）Ｓｉ（２１１）基板を用いることを特徴とする特
許請求の範囲第（１）項記載のIII−Ｖ化合物単結晶薄
膜をそなえたＳｉ基板。 - （３）III−Ｖ化合物の間で形成される超格子構造薄膜
層として、ＧｅＡｓ、ＡｌＡｓおよびＡｌ＿ｘＧａ＿１
＿−＿ｘＡｓ固溶体の間で構成される超格子構造薄膜層
を用いることを特徴とする特許請求の範囲第（１）項記
載のIII−Ｖ化合物単結晶薄膜をそなえたＳｉ基板。 - （４）Ｓｉ（２１１）基板を用いることを特徴とする特
許請求の範囲第（３）項記載のIII−Ｖ化合物単結晶薄
膜をそなえたＳｉ基板。 - （５）III−Ｖ化合物の単結晶薄膜として、 Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ固溶体の単結晶薄膜層を
用いることを特徴とする特許請求の範囲第（３）項記載
のIII−Ｖ化合物単結晶薄膜をそなえたＳｉ基板。 - （６）Ｓｉ（２１１）基板を用いることを特徴とする特
許請求の範囲第（５）項記載のIII−Ｖ化合物単結晶薄
膜をそなえたＳｉ基板。 - （７）Ｓｉの結合サイトを構成する４個の結合手の１個
が基板に平行に存在した結晶方位を有する単結晶Ｓｉ基
板の上に、Ｇｅ、Ｓｉを含めて、Ｇｅ−Ｓｉ系の２つの
組成の固溶体の単結晶薄膜からなる超格子構造薄膜層の
多層構造を、超格子構造を構成する２つの固溶体の格子
定数の平均値が、上側に位置する超格子構造を構成する
２つの固溶体の小さい方の格子定数に近くなるようにし
、かつ上部方向に段階的に大きくなり、かつ超格子構造
を構成する２つの固溶体の格子不整合が上方向に段階的
に小さくするようにエピタキシャル形成し、その上にＧ
ｅ−Ｓｉ系固溶体と少量のＳｎを固溶したＳｎ−Ｇｅ系
固溶体の単結晶薄膜層からなり、かつそれらの格子定数
の平均値がＧｅの格子定数に十分に格子整合する超格子
構造薄膜層をエピタキシャル形成し、該超格子構造薄膜
層の上にＧａＡｓと格子整合するIII−Ｖ化合物の間で
構成される超格子構造薄膜層をエピタキシャル形成し、
該超格子構造薄膜層の上にＧａＡｓと格子整合するIII
−Ｖ化合物の単結晶薄膜を形成することを特徴とするI
II−Ｖ化合物単結晶薄膜層をそなえたＳｉ基板の製造方
法。 - （８）Ｓｉ（２１１）基板を用いることを特徴とする特
許請求の範囲第（７）項記載のIII−Ｖ化合物単結晶薄
膜をそなえたＳｉ基板の製造方法。 - （９）III−Ｖ化合物の間で形成される超格子構造薄膜
層として、ＧａＡｓ、ＡｌＡｓおよびＡｌ＿ｘＧａ＿１
＿−＿ｘ固溶体の間で構成される超格子構造薄膜層を用
いることを特徴とする特許請求の範囲第（７）項記載の
III−Ｖ化合物単結晶薄膜をそなえたＳｉ基板の製造方
法。 - （１０）Ｓｉ（２１１）基板を用いることを特徴とする
特許請求の範囲第（９）項記載のIII−Ｖ化合物単結晶
薄膜をそなえたＳｉ基板の製造方法。 - （１１）III−Ｖ化合物の単結晶薄膜層として、ＧａＡ
ｓまたはＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ固溶体の単結晶
薄膜を用いることを特徴とする特許請求の範囲第（９）
項記載のIII−Ｖ化合物単結晶薄膜をそなえたＳｉ基板
の製造方法。 - （１２）Ｓｉ（２１１）基板を用いることを特徴とする
特許請求の範囲第（１１）項記載のIII−Ｖ化合物単結
晶薄膜をそなえたＳｉ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228010A JPS61107721A (ja) | 1984-10-31 | 1984-10-31 | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228010A JPS61107721A (ja) | 1984-10-31 | 1984-10-31 | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107721A true JPS61107721A (ja) | 1986-05-26 |
Family
ID=16869760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228010A Pending JPS61107721A (ja) | 1984-10-31 | 1984-10-31 | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107721A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897367A (en) * | 1988-03-18 | 1990-01-30 | Fujitsu Limited | Process for growing gallium arsenide on silicon substrate |
| US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| EP0681314A3 (de) * | 1994-05-04 | 1996-09-04 | Daimler Benz Ag | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752126A (en) * | 1980-09-16 | 1982-03-27 | Oki Electric Ind Co Ltd | Compound semiconductor device |
| JPS5753927A (en) * | 1980-09-18 | 1982-03-31 | Oki Electric Ind Co Ltd | Compound semiconductor device |
-
1984
- 1984-10-31 JP JP59228010A patent/JPS61107721A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752126A (en) * | 1980-09-16 | 1982-03-27 | Oki Electric Ind Co Ltd | Compound semiconductor device |
| JPS5753927A (en) * | 1980-09-18 | 1982-03-31 | Oki Electric Ind Co Ltd | Compound semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897367A (en) * | 1988-03-18 | 1990-01-30 | Fujitsu Limited | Process for growing gallium arsenide on silicon substrate |
| US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5356831A (en) * | 1990-04-20 | 1994-10-18 | Eaton Corporation | Method of making a monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| EP0681314A3 (de) * | 1994-05-04 | 1996-09-04 | Daimler Benz Ag | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191006B1 (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| US6495868B2 (en) | Relaxed InxGa1−xAs buffers | |
| JPH01500313A (ja) | 化合物半導体材料をエピタキシャル成長させる方法 | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| KR930004239B1 (ko) | 웨이퍼기판 및 화합물 반도체층으로 구성된 반도체기판 | |
| DE69012520T2 (de) | Halbleiterheterostruktur und Verfahren zu ihrer Herstellung. | |
| US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| JPS61104611A (ja) | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JPS61106495A (ja) | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JPS61189621A (ja) | 化合物半導体装置 | |
| JPS61105832A (ja) | ３−Ｖ化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JPS61107719A (ja) | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JPS61222993A (ja) | ヘテロ構造の形成方法 | |
| JPS61105831A (ja) | ３−Ｖ化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPS589796B2 (ja) | 分子線結晶成長方法 | |
| JP2646973B2 (ja) | 半導体結晶表面の形成方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JP3167350B2 (ja) | 素子の製造法 | |
| JPS589795B2 (ja) | 分子線結晶成長方法 | |
| JP3258073B2 (ja) | 有極性半導体のエピタキシャル成長方法 |