JPS61108151A - 半導体装置用基板 - Google Patents
半導体装置用基板Info
- Publication number
- JPS61108151A JPS61108151A JP59231788A JP23178884A JPS61108151A JP S61108151 A JPS61108151 A JP S61108151A JP 59231788 A JP59231788 A JP 59231788A JP 23178884 A JP23178884 A JP 23178884A JP S61108151 A JPS61108151 A JP S61108151A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- point glass
- sealing
- base
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業−１−の利用分野
この発明はＩＣ等に用いる密封型の半導体装置用基板の
改良に関するものである。
改良に関するものである。
口、従来技術
一般にＩＣ等を使用する場合に箱型のセラミックベース
とセラミックキャップを組み合わせたパッケージ本体の
中にＩＣ等を固定し、ベースとキャップとの間を密封す
る密封型の半導体装置用基板が用いられている。
とセラミックキャップを組み合わせたパッケージ本体の
中にＩＣ等を固定し、ベースとキャップとの間を密封す
る密封型の半導体装置用基板が用いられている。
即ち第１図に示すようにセラミック製のベース（１）と
キャップ（２）によってキャビティ（１０）を造りベー
ス（１）とキャップ（２）間に介装したリードフレーム
（４）にＩＣペレット（３）をワイヤー（５）によりボ
ンディングしたのち低融点ガラス（６）を用いて前記ベ
ース（１）とキャップ（２）をその周辺部において接合
し、該低融点ガラスによってキャビティ内部を気密封止
するようにしている。
キャップ（２）によってキャビティ（１０）を造りベー
ス（１）とキャップ（２）間に介装したリードフレーム
（４）にＩＣペレット（３）をワイヤー（５）によりボ
ンディングしたのち低融点ガラス（６）を用いて前記ベ
ース（１）とキャップ（２）をその周辺部において接合
し、該低融点ガラスによってキャビティ内部を気密封止
するようにしている。
一般にセラミック基板は、組成がＡ１゜０８９０〜９２
％残部がＭｇ’Ｏ・ＳｉＯ３である粉末の焼結体であり
、そのベースとキャップとを低融点ガラスにより４３０
〜４８０ ”Ｃの温度で相互に密着してキャビティの気
密封止をする。
％残部がＭｇ’Ｏ・ＳｉＯ３である粉末の焼結体であり
、そのベースとキャップとを低融点ガラスにより４３０
〜４８０ ”Ｃの温度で相互に密着してキャビティの気
密封止をする。
ハ０発明が解決しようとする問題点
ところが低融点ガラスはセラミック基板の封１１：部の
表面状況によって大きくその濡れ性が変化する。例えば
焼結体の表面の微ｌ不純物によるｔｆｊ染（コンタミネ
ーション）や表面粗さに濡れ性が左右され、濡れ性が悪
いと低融点ガラスによるベースとキャップとの接合力が
低トして外部からの力によって接合界面が破壊され又気
密性が害される欠点がある。
表面状況によって大きくその濡れ性が変化する。例えば
焼結体の表面の微ｌ不純物によるｔｆｊ染（コンタミネ
ーション）や表面粗さに濡れ性が左右され、濡れ性が悪
いと低融点ガラスによるベースとキャップとの接合力が
低トして外部からの力によって接合界面が破壊され又気
密性が害される欠点がある。
゛特に最近で４はＩＣの高゛ｉ積化にともないパッケ、
−二−ジするＩＣペレットが大寸法化する状況にあり、
このためパッケージ本体のキャビティを大型化しなけれ
ばならなくなっている。その場合でもパッケージ本体の
外形は小さい方が好ましシクシ、また現状ではパッケー
ジ本体の外形寸法の図面で１２とリードフレームの脚の
間隔１１は配線基板への装着の関係で規格化されている
ので、パッケージ本体の外形を同じにしてキャビティの
寸法１３．を大きくする必要がある。ところがそうする
と低融点ガラスで封止する部分の幅、即ち＜１２−１３
）が小となり接合面積が減少するので、低融点ガラスに
よる封止特性が悪化する方向にあるのが実情であり、封
止面積が減少すると、低融点ガラスとセラミックが完全
に濡れるような状況を作らない限りその封止部ｔ！’Ｉ
Ｅの信頼性が大きく低下する。
−二−ジするＩＣペレットが大寸法化する状況にあり、
このためパッケージ本体のキャビティを大型化しなけれ
ばならなくなっている。その場合でもパッケージ本体の
外形は小さい方が好ましシクシ、また現状ではパッケー
ジ本体の外形寸法の図面で１２とリードフレームの脚の
間隔１１は配線基板への装着の関係で規格化されている
ので、パッケージ本体の外形を同じにしてキャビティの
寸法１３．を大きくする必要がある。ところがそうする
と低融点ガラスで封止する部分の幅、即ち＜１２−１３
）が小となり接合面積が減少するので、低融点ガラスに
よる封止特性が悪化する方向にあるのが実情であり、封
止面積が減少すると、低融点ガラスとセラミックが完全
に濡れるような状況を作らない限りその封止部ｔ！’Ｉ
Ｅの信頼性が大きく低下する。
この発明は低融点ガラスによる封１１の封１１−強度と
気密封止性の向上を実現するセラミック製の半導体装置
用基板を提供し、更に大寸法のペレットひいてはハイブ
リッドＩＣやマザーボード基板等にも□外層・をあまり
大きくすることなく応用できる半導体装置用基板を提供
することを目的とするも□のである。 □ 二１問題点を解決するための手段 この発明はセラミック製のベースとキャップからなり、
それらを低融点ガラスにて制止する箱型のＩＣパッケー
ジにおいて、前記低融点ガラスと接するベースとキャッ
プそれぞれの接触界面に気相蒸着法により０．５〜１．
０． ｏμｍのＡ１２ｏ３膜をもうけたことを特徴とす
る半導体装置用基板であり、接触界面にＡｌ２Ｏ３膜を
もうけることによって封止の際におけるセラミックと低
融点ガラスとの濡れ性を改善し、封止部の強度と気密の
信頼性を向−１−させるものである。□ 以下本発明の特徴を実施例の図面にしたがって説明する
。
気密封止性の向上を実現するセラミック製の半導体装置
用基板を提供し、更に大寸法のペレットひいてはハイブ
リッドＩＣやマザーボード基板等にも□外層・をあまり
大きくすることなく応用できる半導体装置用基板を提供
することを目的とするも□のである。 □ 二１問題点を解決するための手段 この発明はセラミック製のベースとキャップからなり、
それらを低融点ガラスにて制止する箱型のＩＣパッケー
ジにおいて、前記低融点ガラスと接するベースとキャッ
プそれぞれの接触界面に気相蒸着法により０．５〜１．
０． ｏμｍのＡ１２ｏ３膜をもうけたことを特徴とす
る半導体装置用基板であり、接触界面にＡｌ２Ｏ３膜を
もうけることによって封止の際におけるセラミックと低
融点ガラスとの濡れ性を改善し、封止部の強度と気密の
信頼性を向−１−させるものである。□ 以下本発明の特徴を実施例の図面にしたがって説明する
。
第１図に示すように、本発明の半導体装置用基板は、そ
の」−面中央に凹所を形成したセラミック製のベース（
１）の凹所の内底面にＡｇあるいはＡｕのペースト７）
を用いてＩＣペレット（３）を固着しである。ベース（
１）の−Ｌには同様にセラミック製のキャップ（２）を
かぶせる構造になってシ、）る。ＩＣペレット（３）は
外部へのリードフレーム（４）とボンディングワイヤ（
５）で接続されており、リードフレーム（４）を挾んで
前記ベース（１）とキャップ（２）とが低融点ガラス（
６）によって接着され気密に封止されている。
の」−面中央に凹所を形成したセラミック製のベース（
１）の凹所の内底面にＡｇあるいはＡｕのペースト７）
を用いてＩＣペレット（３）を固着しである。ベース（
１）の−Ｌには同様にセラミック製のキャップ（２）を
かぶせる構造になってシ、）る。ＩＣペレット（３）は
外部へのリードフレーム（４）とボンディングワイヤ（
５）で接続されており、リードフレーム（４）を挾んで
前記ベース（１）とキャップ（２）とが低融点ガラス（
６）によって接着され気密に封止されている。
本発明のパッケージにおいてはベース（１）及びキャッ
プ（２）の低融点ガラス（６）で封止する界面にＡｌ２
Ｏ８膜（８）が数ミクロンの厚さに気相蒸着しであるこ
とが特徴である。 、 Ａ１゜０３層（アルミナ膜）は膜厚が０．５〜１０μｍ
とすることが肝要である。０．５μｍ以下では十分に界
面を覆うことができず低融点ガラスの濡れ性の良いＡｌ
２Ｏ３層が得られない。また１０μｍ以上、特に１５層
竺以上の膜厚ではＡｌ２Ｏ８層のアルミナ膜が剥離し易
くなってしまう。
プ（２）の低融点ガラス（６）で封止する界面にＡｌ２
Ｏ８膜（８）が数ミクロンの厚さに気相蒸着しであるこ
とが特徴である。 、 Ａ１゜０３層（アルミナ膜）は膜厚が０．５〜１０μｍ
とすることが肝要である。０．５μｍ以下では十分に界
面を覆うことができず低融点ガラスの濡れ性の良いＡｌ
２Ｏ３層が得られない。また１０μｍ以上、特に１５層
竺以上の膜厚ではＡｌ２Ｏ８層のアルミナ膜が剥離し易
くなってしまう。
このアルミナ膜を形成するには一般にＰＶＤ法やＣＶＤ
法あるいはイオンブレーティング法の真空蒸着で良く、
セラミック体の表面に真空中でＡｌ２Ｏ３を蒸着するこ
とにより表面の不純物が除去され良好な濡れ性を有する
面を得ることができる。
法あるいはイオンブレーティング法の真空蒸着で良く、
セラミック体の表面に真空中でＡｌ２Ｏ３を蒸着するこ
とにより表面の不純物が除去され良好な濡れ性を有する
面を得ることができる。
−に記の方法のうち特にイオンブレーティング法が最善
である。イオンブレーティング法では真空中でＡ１゜０
３を電子ビームにより加熱蒸発させ、酸素圧が５ Ｘ
１０ ’Ｔｏｒｒの状態で高周波（例えば１３ 、５６
ＭＨｚ、） 、 １００ Ｗの電気を印加して蒸発物
の一部をイオン化して基板の所定の場所に衝突させてＡ
Ｉ。０，８層を形成させる。この方法によればイオンが
焼結体の表面に衝突することにより基板表面は数百Ａ程
度の厚さがスパッターリングされて表面が活性化される
と共に焼結体の表面の不純物（これは焼結する際に使用
するカーボンが多い）が完全に除去されＡｌ２Ｏ３層の
密着性が良くなり、更にスパッターリングにより表面が
平滑化され、またイオンブレーティングの特色であるア
モルファス状のＡｌ２Ｏ３膜が平滑に蒸着形成されるか
らである。 − この気相蒸着によるアルミナ層をもうけたべｉス（１）
とキャップ（２）を低融点ガラスで封止すると、気相蒸
着膜は低融点ガラスとの濡れ性が非常に良好であり、封
止部の強度が高く且つ気密に信頼性の高い封止部が得ら
れる。特にイオンブレーティング法によりアルミナ層を
もうけた場合にはそのアルミナ層は表面が平滑であり、
且つアモルファス状の材質となっているので、従来の封
止まり２０〜３０％の強度の向上と気密に対す・る信頼
性が向」ニするものである。
である。イオンブレーティング法では真空中でＡ１゜０
３を電子ビームにより加熱蒸発させ、酸素圧が５ Ｘ
１０ ’Ｔｏｒｒの状態で高周波（例えば１３ 、５６
ＭＨｚ、） 、 １００ Ｗの電気を印加して蒸発物
の一部をイオン化して基板の所定の場所に衝突させてＡ
Ｉ。０，８層を形成させる。この方法によればイオンが
焼結体の表面に衝突することにより基板表面は数百Ａ程
度の厚さがスパッターリングされて表面が活性化される
と共に焼結体の表面の不純物（これは焼結する際に使用
するカーボンが多い）が完全に除去されＡｌ２Ｏ３層の
密着性が良くなり、更にスパッターリングにより表面が
平滑化され、またイオンブレーティングの特色であるア
モルファス状のＡｌ２Ｏ３膜が平滑に蒸着形成されるか
らである。 − この気相蒸着によるアルミナ層をもうけたべｉス（１）
とキャップ（２）を低融点ガラスで封止すると、気相蒸
着膜は低融点ガラスとの濡れ性が非常に良好であり、封
止部の強度が高く且つ気密に信頼性の高い封止部が得ら
れる。特にイオンブレーティング法によりアルミナ層を
もうけた場合にはそのアルミナ層は表面が平滑であり、
且つアモルファス状の材質となっているので、従来の封
止まり２０〜３０％の強度の向上と気密に対す・る信頼
性が向」ニするものである。
ホ、実施例
ベースとキャップを組合せる箱型の半導体装置用基板を
低融点ガラスにより封止してその剪断強気と気密性を試
験した。剪断強度はセラミックパッケージに力を加えて
その破断する時の剪断強度を測定した。その際従来の半
導体装置用基板と接合面に種々の厚さにアルミナ層を気
相蒸着したものを比較した。その結果は第１表の通りで
あった。
低融点ガラスにより封止してその剪断強気と気密性を試
験した。剪断強度はセラミックパッケージに力を加えて
その破断する時の剪断強度を測定した。その際従来の半
導体装置用基板と接合面に種々の厚さにアルミナ層を気
相蒸着したものを比較した。その結果は第１表の通りで
あった。
次ぎに従来のものと接合面に厚さ２．２μｍのＡ１゜０
３膜を蒸着したもの１２０箇宛を用いて各々の気密性を
試験した。気密性はＨｅガスデテクターにより気密封＋
ｆ性を測定した。その結果は第２表の通りであった。
３膜を蒸着したもの１２０箇宛を用いて各々の気密性を
試験した。気密性はＨｅガスデテクターにより気密封＋
ｆ性を測定した。その結果は第２表の通りであった。
第１表 剪断強度試験結果
第２表 気密性試験結果
（Ｉ−Ｉｅガステスト、リーク発生数量）ρ、上の結果
から本発明の半導体装置用基板は従来のものに比し低融
点ガラスの封止部の剪断強度が強く気密性も高いことが
分かる。又第１表によれば本発明の場合にアルミナ層は
０．５μｍ以下の厚さでは効果がなく、又１００μｍ以
上の厚さにするとアルミナ層の剥離が生じて好ましくな
いことが分かる。
から本発明の半導体装置用基板は従来のものに比し低融
点ガラスの封止部の剪断強度が強く気密性も高いことが
分かる。又第１表によれば本発明の場合にアルミナ層は
０．５μｍ以下の厚さでは効果がなく、又１００μｍ以
上の厚さにするとアルミナ層の剥離が生じて好ましくな
いことが分かる。
へ０発明の効果
以上に詳しく説明したように本発明の半導体装置用基板
はセラミック製のＩＣパッケージのベースとキャップの
低融点ガラスによる接触界面に気相蒸着法により０５〜
１０．０μｍのＡｌ２Ｏ８膜をもうけたもので、低融点
ガラスの密着性が改善され、封止後の機械的強度と気密
に対する信頼性を向」−できるものであり、従来のＩＣ
パッケージ用として又大型のＩＣ，ハイブリッドＩＣや
マザーボード等の封止型の半導体装置用基板として非常
に有効なものである。
はセラミック製のＩＣパッケージのベースとキャップの
低融点ガラスによる接触界面に気相蒸着法により０５〜
１０．０μｍのＡｌ２Ｏ８膜をもうけたもので、低融点
ガラスの密着性が改善され、封止後の機械的強度と気密
に対する信頼性を向」−できるものであり、従来のＩＣ
パッケージ用として又大型のＩＣ，ハイブリッドＩＣや
マザーボード等の封止型の半導体装置用基板として非常
に有効なものである。
第１図は本発明の半導体装置用基板の実施例の断面図、
第２図は従来のそれの断面図である。 （１）・・・ベース、 （２）・・・キャップ
、（３）・・・ＩＣペレット、（４）・・・リードフレ
ーム、（５）・・ボンディングワイヤ、 （６）・・・低融点ガラス、 （７）・・・Ａｇ （Ａｇ ）・・・ペースト、（８）
・・・Ａｌ２Ｏ８膜 （１０）・・キャビティ
。
第２図は従来のそれの断面図である。 （１）・・・ベース、 （２）・・・キャップ
、（３）・・・ＩＣペレット、（４）・・・リードフレ
ーム、（５）・・ボンディングワイヤ、 （６）・・・低融点ガラス、 （７）・・・Ａｇ （Ａｇ ）・・・ペースト、（８）
・・・Ａｌ２Ｏ８膜 （１０）・・キャビティ
。
Claims (1)
- １、ＩＣを内蔵してセラミック製のベースとキャップと
を低融点ガラスにより封止するＩＣパッケージにおいて
、前記低融点ガラスと接するベース及びキャップのそれ
ぞれの接触界面に気相蒸着法により０．５〜１０．０μ
ｍのＡｌ＿２Ｏ＿３膜をもうけたことを特徴とする半導
体装置用基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231788A JPS61108151A (ja) | 1984-11-01 | 1984-11-01 | 半導体装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231788A JPS61108151A (ja) | 1984-11-01 | 1984-11-01 | 半導体装置用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61108151A true JPS61108151A (ja) | 1986-05-26 |
Family
ID=16929030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231788A Pending JPS61108151A (ja) | 1984-11-01 | 1984-11-01 | 半導体装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61108151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351845U (ja) * | 1989-09-26 | 1991-05-20 |
-
1984
- 1984-11-01 JP JP59231788A patent/JPS61108151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351845U (ja) * | 1989-09-26 | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3126977B2 (ja) | 補強された直接結合銅構造体 | |
| CN101168437A (zh) | 功能元件 | |
| JPS5815241A (ja) | 半導体装置用基板 | |
| JPS5846059B2 (ja) | 半導体装置 | |
| US4096983A (en) | Bonding copper leads to gold film coatings on alumina ceramic substrate | |
| CN107963607A (zh) | 一种全覆盖吸气剂晶圆级电子元件及其封装方法 | |
| JP2760987B2 (ja) | セラミックスと金属との接合方法 | |
| JPS6022347A (ja) | 半導体素子搭載用基板 | |
| CN100387749C (zh) | 用于形成电子组件外壳的方法和以这种方法密封封装的电子组件 | |
| JPS6288344A (ja) | Ｉｃ用パツケ−ジ | |
| JPS63124555A (ja) | 半導体装置用基板 | |
| JPS6018749B2 (ja) | スパツタリング用タ−ゲツト | |
| US4605533A (en) | Lead frame coated with aluminum as a packaging material in integrated circuits | |
| CN110506329A (zh) | 贯通孔的密封构造及密封方法、以及用于对贯通孔进行密封的转印基板 | |
| JPS61288447A (ja) | 半導体素子塔載用基板 | |
| JPS5848952A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS6159861A (ja) | アルミニウム被着リ−ドフレ−ムの製造方法 | |
| JPS6390157A (ja) | 半導体装置の封止方法 | |
| JPS63110765A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS61244056A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH01236533A (ja) | 真空バルブ用接点 | |
| JPH11248571A (ja) | 半導体圧力センサ用台座 | |
| JPS613435A (ja) | セラミツク封止型ｉｃ | |
| CN104380432A (zh) | 半导体器件和用于制造类玻璃层的方法 | |
| KR100616126B1 (ko) | 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈 |