JPS61109097A - デイスプレイ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ＣＩ（Ｔ画面上に複数のビニ−ポートが設定
されているマルチ画面に対し、ビジーポート単位に個別
に色修飾が可能なディスプレイ方式に関する。

〔発明の背景〕

従来の装置は、特公昭５４−５７９４５号公報に記載さ
れるように、複数プレーンより成る表示用メモリから読
み出されるピクセル情報に対する色修飾は、全画面共通
に１つの色変換テーブルを持っていた。そのため、表示
画面を複数ブロックに分解、あるいは、複数のビニ−ポ
ートを多重に表示する場合、プロダク単位あるいはビュ
ーポート単位の色変換が行なわれず、１ブロツクあるい
は１ビニ−ポートの色変換テーブルを変更すると他のプ
ａ９りあるいはビニ−ポートの色も変化してしまう欠点
がある。

〔発明の目的〕

本発明の目的は、上記欠点を解消し画面を複数プａヅク
あるいは複数ビニ−ポートを多重に表示する場合、プロ
ヴク単位、あるいはビジーポート単位に色修飾を可能と
することを目的とする。

〔発明の概要〕

上記目的を達成するためＫ、本発明は、ブロック単位あ
るいは多重ビニ−ポート単位に色修飾するために、プロ
９り又はビニ−ポートの読出し方向く対し垂直方向の境
界となるピクセルを、色修飾を行うテーブル（以下刃ラ
ーパレ９トメモリと言う）を選択する色制御情報として
使用することＫより、ブロックあるいはビニ−ポート単
位に色修飾を可能とすることを特徴とする。

〔発明の実ｔ！Ａν［〕

以下本発明の一実施例を図面に基すき詳細に説明する。

第１図（αｌはＣＢ、Ｔ慶示画面に対し、複数のビニ−
ポートが多重に表示された例である。第１図（ｂ）は各
ビニ−ポート、あるいは下地に対応したカラーパレット
メモリを選択するための制御データとなる境界線を太線
で示しである。

ビューポート１の左端の境界を構成するピクセル情報に
より対応するパレダトメモリが選択され、右端の境界ピ
クセルにより下地色となるパレットメモ・すが選択され
る。ビニ−ポート２の左端境界のピクセルはビニ−ポー
ト２に対応するバレルトメモリを選択する情報であり、
右端の上部は下地色を選択する情報であり、又、右端の
下部はビニ−ポート５の色を選択する。

同様にビニ−ポート５の左端はビューポート５Ｋ、又右
端は下地色に対応１７たパＬ／−１＋）を選択する情報
である。

第２図、第５図はビットマツプメモリを５ブレーンより
構成した、すなわち１ピクセルを５ｂｉｔの情報で構成
した場合の境界線データと、ビニ−ポート内又は下地内
データ構成を示したものである。

本実施例に於ては２ビプトが１１′の時、境界線データ
を示し、又、−ｚビットが′ＯＩの時はビニ−ボート内
又は下地内のデータを示すものとする。

境界線データの２１．Ｉビットはカラーパレットメモリ
番号す０〜す５を選択するものであり、又、ビニ−ポー
ト内、下地内データの２１・２°ビツトは、境界線デー
タで指定されたカラーパレ、）内の番地０〜５を選択す
る。

第４図は本発明の一実施例を示す構成図である。マイク
ロＣＰＵＩＫよりシステムバス２を通して、境界線デー
タ、及びビューボート内データである文字パターン、画
像、ベクトル又下地内データがビットマツプメモリ５へ
、１ピクセル５　ｂｉｔ構成で展開される。

一方、カラーパレットメモリ４はす０．÷１．＄２゜◆
５の４　ｍで構成され、各々は赤、緑、青、各々２　ｂ
ｉｔで計４番地のメモリで構成されている。

カラーパレットメモリ内のデータ更新は、マイクロＣＰ
ＵＩＫよりシステムバス２を通して行なわれ、セレクタ
５は、カラーパレットメモリ４のアドレス入力をシステ
ムバスとピッ）　Ｗ　−ｙプメそりからの読み出しデー
タとの切換を行うものである。カラーパレットメモリ４
のＲ１，Ｒ。

はカラーＣＲＴ１ｏの赤色入力に対応し、赤のレベルを
４レベル指定可能である。Ｇ１．Ｇｏ、Ｂ１゜ＢＯにつ
いても同様に、緑、青各々４レベルの色指定を行うもの
である。

ビットマツプメモリより読み出された境界線データは２
ビｖ）が′１＃のため、境界線データのみがラタチ５に
ラリチされ、デコーダ６により、０〜５にデコードされ
、ＡＮＤゲート７０入力として、各カラーパレットメモ
リφ０〜÷５の出力を選択する。

又、ビットマツプメモリ５より読み出されたビニ−ポー
ト内、下地内データは、２’、ｆｂｉｔをカラーパレッ
トメモリ５０す０＾÷５各々のアドレス入力となり、０
〜５番地のデータを読み出すアドレス信号となる。各ビ
ットマツプメモリより読み出された色データは、ゲート
７により一つのカラーパレットメモリの出力のみが、ワ
イヤードＯＲ回路８を通して出力され、赤、緑。

青、各２ｂｉｔずつＤＡ変換器９に入力され、６４色の
色データとしてカラーｃａ’ｒ１ｏｉｃ表示される。

本実施例において、第１図（α）　、　（ＡＩ　Ｋ示す
様な多重ビー−ポートと、一つの下地色とを持った表示
を行う場合、ビューポート１の色制御境界線を１００と
すると、カラーパレットナ０が割付けられ、ビューポー
ト２の境界線は１０１、ビニ−ポート５の境界線は１１
０、下地境界線は１１１とすルト、カラーパレットΦ１
はビューポート２に、カラーバレット÷２はビニ−ポー
トＳに、又カラーバレット＋５は下地に割付けられる。

下地のビクセル構成を０００とすれば、表示される下地
色はカラーバレットφ５の０番地の内容により決定され
、又、同様にビューポート１内のベクトルを構成するビ
クセルがＱｌｌであれば、本ベクトルの表示色はカラー
パレットナ０の５番地の内容により決定される。

さらに境界線データを格納しているビクセルに対する表
示色は、特定の固定色、無表示、あるいは１ピクセル前
と同一色とする等の制御を２２ビツトにより行うことも
可能である。

〔発明の効果〕

本発明忙よれば、多重ビューポートと下地より成る画面
、あるいは複数のブロックに分解された画面に対し、ビ
ューポート単位、ブロック単位等複数の単位に対し個々
独立に色修飾が可能であり複数のプロ９りを独立して色
制御できるという効果が得られる。

【図面の簡単な説明】

第１図（α）は、表示画面に対し、複数のビニ−ポート
が多重に表示された例を示す図、（ＡＩは各ビューポー
トの色制御境界線を示した図、第２図は境界線データ構
成を説明するための図、第５図は各ビニ−ポート内、下
地内のデータ構成を説明するための図、第４図は本発明
の一実施例を示すブロック図である。 １・・・マイクＣＰＵ１２・・・システムバス、５・・
・ビ９トマツプメモリ、４・・・カラーパンツトメモリ
、５・・・ラッチ、６・・・デコーダ、７・・・ＡＮＤ
回路、８・・・ワイヤード０几回路、９・・・ＤＡ変換
器、１０・・・カラーＣＲＴ。 ％　１肥 茅　２　面 第　３　図 ２”　２’　２゜ 　Ｘ　Ｘ

Claims (1)

【特許請求の範囲】
1. 表示ブロック境界情報と色コード情報とから成る表示画
   面の画素データを複数ビットで構成するビットマップメ
   モリと、前記ビットマップメモリから順次読み出される
   境界情報を色コード情報と分離して記憶するラッチ回路
   と、ビットマップメモリからの色コード情報を色情報に
   変換する複数個のカラーパレットメモリとを有し、前記
   ラッチ記憶回路に記憶された境界情報により複数個のカ
   ラーパレットメモリの一つを選択し、前記色コード情報
   により該選択したカラーパレットメモリ内の一アドレス
   を選択して色コード情報を色情報に変換することを特徴
   とするディスプレイ方式。