JPS61114289A - デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置 - Google Patents

デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置

Info

Publication number
JPS61114289A
JPS61114289A JP60244229A JP24422985A JPS61114289A JP S61114289 A JPS61114289 A JP S61114289A JP 60244229 A JP60244229 A JP 60244229A JP 24422985 A JP24422985 A JP 24422985A JP S61114289 A JPS61114289 A JP S61114289A
Authority
JP
Japan
Prior art keywords
sequence
digital
adder
output
periodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60244229A
Other languages
English (en)
Inventor
ヤーメス・エル・マツサイ
ライネル・アー・リユツペル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOORERU EREKUTORONITSUKUSU AG
Original Assignee
BOORERU EREKUTORONITSUKUSU AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOORERU EREKUTORONITSUKUSU AG filed Critical BOORERU EREKUTORONITSUKUSU AG
Publication of JPS61114289A publication Critical patent/JPS61114289A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタルのデータシーケンスと変換器によ
り発生されたディジタルの疑似乱数シーケンスとの組合
せにより確実々伝送或は記憶のために秘密コードの制御
化でディジタルのデータシーケンスを暗号化された形式
に変換するための方法及び装置に関するものである。
種々の暗号化装置が周知であり、その中に例えば、通信
保護暗号装置、ノースウッド出版社、ロンドン、１９８
２年発行、ヘンリー・ベーカ及びフレッド・ピーバ著（
’ＣＩＰＨＥＲＳＹＳＴＥＭＳ　ＴｈｅＰｒｏｔｅｃｔ
ｉｏｎ　ｏｆ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ’　ｖｏ
ｎ　Ｈｅ＋ｔｙ　Ｂｅｋｅｒ　ｕｎｄ　Ｆｒｅｄｐｉｐ
ｅｒ　、Ｎｏｒｔｈｗｏｏｄ　Ｐｕｂｌｉｃａｔｉｏｎ
　Ｌ’ｏｎｄｏｎ　、　１９８２　）がある。
例えばバイナリコードの情報又は他のデータが疑似乱数
シーケンスで変換器において混合され、記憶され、そし
て／または伝送され、再び解読される。解読には当然秘
密コードの特徴が必要である。暗号化されたデータの伝
送及びその解読用の同期方法も周知であり、前述の文献
にも記載されている。この文献の２３７頁のＦｉｇ、　
６．８には疑似乱数シーケンスを得るだめの変換器が説
明されている。これは、多数のシフトレジスタと共に作
動し、それらの周期的なディジタルのシーケンスが組合
わされる。しかしながら、この組合わせはメモリなし及
び帰還なしであり１暗号化の作用も制限される。
本発明の課題は所与の手段で暗号化の確度及び疑似乱数
シーケンスの複雑性を本質的に高める冒頭に述べた類の
方法及び装置を提供することにある″。
本発明の利点は、シーケンスの組合せが記憶部並びに帰
還部を所持し、したがって暗号化が確実で同じ手段で複
体の疑似乱数シーケンスが達成され得ることである。
ディジタル記憶補助手段として置換ブロックを採用する
と有利である。ディジタル記憶補助手段として置換ブロ
ックを採用することによる利点は、置換ブロックが非直
線的に帰還を行い、そして置換ブロックが乱数的に充足
される際に、ディジタルの帰還シーケンスの値の大きさ
がディジタルの補助シーケンスの値の大きさに直接影響
することがなくなることに在る。
分配器が、出力シーケンスの対応する符号とシテデイジ
タルの加算シーケンスの対応する符号の最下位ビットを
そしてディジタルの帰還シーケンスの対応する符号とし
てディジタルの加算シーケンスの対応する符号の残りの
ビットの整数値を発生すると合目的である。
別の形態は、符号がディジタルの記憶補助手段において
そのバイナリ表示で記憶され、論理補助手段はディジタ
ル記憶補助手段に記憶された符号の整数値だけがディジ
タルの補助シーケンスの対応する符号を形成するように
させることである。
論理補助手段は、補助シーケンスの対応する符号がディ
ジタルの記憶補助手段のビットの整数合計値に対応する
ようにさせると合目的である。
周期シーケンスが、帰還されたシフトレジスタの出力シ
ーケンスにより形成されると有利である。
別の変形例として、周期的なシーケンスが、帰還された
シフトレジスタの各出力シーケンスと、帰還されたバイ
ナリ−選択シフトレジスタの段の各出力シーケンスとの
ビット対ビットの論理積として形成される。
合目的な機能を確保するためには、ディジタルのデータ
シーケンス及び疑似乱数シーケンスが、バイナリシーケ
ンスにより形成され、これらの両シーケンスの組合せが
そのビット対ビット加群（Ｍｏｄｕｌｏ）　２の合計に
する。
同様にディジタルシーケンスの暗号化された形式及び疑
似乱数シーケンスがバイナリシーケンスにより形成され
、２個のシーケンスの組合せがそのビット対ビット加群
２の合計であると合目的である。
秘密のコードは、全ての帰還されたシフトレジスタの開
始状態及びディジタルのメモリ補助手段の開始状態を決
定すると有利である。
解読に際してディジタルのデータシーケンスの解読され
た形式は、その暗号化された形式とディジタルの疑似乱
数シーケンスとの組合せにより秘密コードの制御下で再
び発生される。
本発明による方法を実施するための簡単な装置は、周期
的なシーケンス発生器が、少なくとも２個の端子で出力
が分配器に結合している加算器に接続し、分配器は一方
では疑似乱数の出力シーケンスにそして他方では論理補
助手段を通してその出力で加算器の入力に接続している
ディジタルの記憶補助手段に結合させる。
本発明による装置の合目的な形態は、周期的なシーケン
ス発生器が少なくとも２個の端子で加算器に接続してそ
の出力は他の加算器に結合し、この加算器は、一方では
疑似乱数の出力シーケンス用の出力にそして他方では出
力で第２の加算器の入力に接続している置換ブロックに
結合している分配器の機能を有するようにする。
次に本発明を図示の実施例を基に説明する。
第１図は記憶及び帰還部を有する組合せ手段１をブロッ
ク図を示す。周期的なシーケンス発生器２は概略的に点
線で示す。これは出力が分配器４に結合している加算器
３に多数の端子で接続している。この分配器４は、一方
ではディジタルの疑似乱数的な出力シーケンス１１をそ
して他方ではディジタルの記憶手段５に結合している。
このディジタルの記憶手段５は論理補助手段６を通して
その出力で加算器８の入力に接続している。ディジタル
の記憶補助手段５は置換ブロック５′としても形成でき
る。
機能はブロック図から明らかな筈はずある。
周期的なシーケンス発生器２は、加算器３で加算される
多数の周期的なディジタルのシーケンス７．１〜７．Ｎ
を供給する。ディジタルの加算シーケンス８は分配器４
に供給される。ディジタルの帰還シーケンス９により最
後の符号はディジタルの記憶補助手段５に記憶される。
たとえ論理補助手段６が使用されたとしても、これは加
算器３の入力へ帰還として再び接続されるディジタルの
補助シーケンス１０を発生する。したがって、周期的な
ディジタルシーケンス７．１〜７、Ｎに加えてディジタ
ルの補助シーケンス１０が加算器３へ案内される。同じ
部分は全図において同じ符号を付している。
第２図は本発明による装置の簡単な図を示す。
第１図に含まれている組合せ手段１は、第２図では明確
化のためにブロック１としてだけ示す。
多数のシフトレジスタ１２．１〜１２．Ｎは、周期的な
ディジタルのシーケンス７．１〜？、Ｎを組合せ手段１
へ供給する。この例では帰還されたシフトレジスタ１２
．１〜１２．Ｎを用いる。機能は第１図に対応する。
第３図は本発明による装置の他の変形例を示す。この実
施例でも第２図の解決方法と同様に多数のシフトレジス
タ１２．１〜１２．Ｎが使用されている。また、個々の
段がディジタルのシフトレジスタ１２．１〜１２．Ｎの
出力に接続している帰還型のバイナリの選択シフトレジ
スタ１８が用いられている。そして帰還された選択シフ
トレジスタ１３の段は対応するシーケンス１４．１〜１
４．Ｎを供給する。この実施例では特に複雑な複体のデ
ィジタルの疑似乱数出力シーケンス１１が得られる。
第４図は合目的な例を示す。周期的なディジタルのシー
ケンス７．１〜７．６は６個の帰還されたシフトレジス
タ１２．１〜１２．６により構成される。
６×１ビツト加算器８′ではシフトレジスタ１２．１〜
１２．６の出力ビットが加算され、８ビツトの結果が発
生される。これは２×４ビット−加算器８“でデータビ
ット１０と加算される。この加算結果の最下位ビットは
ディジタルの疑似乱数シーケンス１１として使用される
。残りのビットは置換ブロック５′用のアドレス−ビッ
ト９．１’〜９．４′として用いられる。置換ブロック
５′に加えられたアドレス−ビット９．１’〜９．４′
はデータービット１０．１’〜１４．４’の値を設定し
そして再び２×４ビツト加算器３“への入力として使用
される。
置換ブロック５′は通常の読出し及び書込みメモリ（Ｒ
ＡＭ）として形成される。
本発明において、変換器に稲々の周期的なディジタルシ
ーケンス源を装着し得ることは自明である。シフトレジ
スタ１２．１〜１２．Ｎ　、　　１８の使用に際して、
これらの構成要素の種々の組合せを利用できる。
【図面の簡単な説明】
第１図は記憶及び帰還部を所持し、かつ点線で示す周期
的なシーケンス発生器を有する組合せ手段の本発明によ
る例示的な構成を示す図、第２図は本発明による装置の
簡単な構成を示す図、第３図は装置の本発明の他の変形
例及び第４図は本発明による装置のより有利な構成を示
す図。 １・・・変換器シーケンス ２・・・シーケンス発生器 ３・・・加算器、３′・・・６×１ビツト加算器、３“
・・・２×４ビツト加算器、４・・・分配器５・・・補
助記憶手段、５′・・・置換ブロック６・・・論理補助
手段 ７．１〜７．Ｎ・―・ディジタルシーケンス８０・加算
シーケンス、９…帰還シーケンス９．１′〜９．４′…
アドレスビツト １０・書・補助シーケンス １０、１’〜１０．４’・・・データビット１１・・・
疑似乱数シーケンス １２．１〜１２．Ｎ・・・帰還されたシフトレジスタ１
３・・・帰還された選択シフトレジスタ１４．１〜１４
．Ｎ・・・帰還された選択シフトレジスタのシーケンス

Claims (1)

  1. 【特許請求の範囲】 （１）ディジタルのデータシーケンスと変換器（１）に
    より発生されたディジタルの疑似乱数シーケンス（１１
    ）との組合せにより確実な伝送或は記憶のために秘密コ
    ードの制御化でディジタルのデータシーケンスを暗号化
    された形式に変換するための方法において、変換器（１
    ）で少なくとも２個の周期的なディジタルのシーケンス
    （７．１〜７．Ｎ）が、周期的なシーケンス発生器（２
    ）から少なくとも１個の加算器（３、３′、３″）へ案
    内され、 加算器（３、３′）からのディジタルの加算シーケンス
    （８）が、分配器（４、３′）で前記疑似乱数シーケン
    スを形成するディジタルの出力シーケンス（１１）及び
    ディジタルの帰還シーケンス（９）へ分配され、 ディジタルの帰還シーケンス（９）の符号はディジタル
    の記憶補助手段（５、５′）に中間記憶され、手段（５
    、５′）に中間記憶された符号が論理補助手段（６）に
    よりディジタルの補助シーケンス（１０）の符号へ変形
    されそして少なくとも２個の周期的なディジタルのシー
    ケンス（７．１〜７．Ｎ）に追加されて加算器（３又は
    ３′）へ案内されることを特徴とする方法。 （２）ディジタルの記憶補助手段（５、５′）として置
    換ブロック（５′）が採用されていることを特徴とする
    特許請求の範囲第１項記載の方法。 （３）分配器（４）が、出力シーケンス（１１）の対応
    する符号としてディジタルの加算シーケンス（８）の対
    応する符号の最下位ビットをそしてディジタルの帰還シ
    ーケンス（９）の対応する符号としてディジタルの加算
    シーケンス （８）の対応する符号の残りのビットの整数値を発生す
    ることを特徴とする特許請求の範囲第１項記載の方法。 （４）符号がディジタルの記憶補助手段（５）において
    そのバイナリ表示で記憶され、論理補助手段（６）はデ
    ィジタルの記憶補助手段（５）に記憶された符号の整数
    値だけがディジタルの補助シーケンス（１０）の対応す
    る符号を形成するようにさせることを特徴とする特許請
    求の範囲第１項記載の方法。 （５）論理補助手段（６）が、補助シーケンス（１０）
    の対応する符号がディジタルの記憶補助手段（５）のビ
    ットの整数合計値に対応するようにさせることを特徴と
    する特許請求の範囲第４項記載の方法。 （６）周期的なシーケンス（７．１〜７．Ｎ）が帰還結
    合されたシフトレジスタ（１２．１〜１２．Ｎ）の出力
    シーケンスにより形成されることを特徴とする特許請求
    の範囲第１項記載の方法。 （７）周期的なシーケンス（７．１〜７．Ｎ）が、帰還
    されたシフトレジスタ（１２．１〜１２．Ｎ）の各出力
    シーケンスと、帰還されたバイナリの選択シフトレジス
    タ（１３）の段の各出力シーケンス（１４．１〜１４．
    Ｎ）とのビット対ビットの論理積として形成されている
    ことを特徴とする特許請求の範囲第１項記載の方法。 （８）ディジタルのデータシーケンス及び疑似乱数シー
    ケンス（１１）がバイナリシーケンスにより形成され、
    これらの両シーケンスの組合せがそのビット対ビット加
    群２の合計値であることを特徴とする特許請求の範囲第
    １項記載の方法。 （９）ディジタルシーケンスの暗号化された形式及び疑
    似乱数シーケンス（１１）がバイナリシーケンスにより
    形成され、これら２個のシーケンスの組合せがそのビッ
    ト対ビット加群２の合計値であることを特徴とする特許
    請求の範囲第１項記載の方法。 （１０）全ての帰還されたシフトレジスタ（１２．１〜
    １２．Ｎ、１３）の開始状態及びディジタルの記憶補助
    手段（５）の開始状態が秘密コードにより決定されるこ
    とを特徴とする特許請求の範囲第６項又は第７項記載の
    方法。 （１１）ディジタルの解読された形式への暗号化された
    ディジタルデータシーケンスの変換のために、ディジタ
    ルのデータシーケンスの解読された形式が、その暗号化
    された形式とディジタルの疑似乱数シーケンス（１１）
    との組合せにより秘密コードの制御下で再び発生される
    ことを特徴とする特許請求の範囲第１項記載の方法。 （１２）ディジタルのデータシーケンスと変換器（１）
    により発生されたディジタルの疑似乱数シーケンス（１
    １）との組合せにより確実な伝送或は記憶のために秘密
    コードの制御化でディジタルのデータシーケンスを暗号
    化された形式に変換するための方法であって、変換器（
    １）で少なくとも２個の周期的なディジタルのシーケン
    ス（７．１〜７．Ｎ）が、周期的なシーケンス発生器（
    ２）から少なくとも１個の加算器（３、３′、３″）へ
    案内され、加算器（３、３′）からのディジタルの加算
    シーケンス（８）が、分配器（４、３′）で前記疑似乱
    数シーケンスを形成するディジタルの出力シーケンス（
    １１）及びディジタルの帰還シーケンス（９）へ分配さ
    れ、ディジタルの帰還シーケンス（９）の符号はディジ
    タルの記憶補助手段（５、５′）に中間記憶され、手段
    （５、５′）に中間記憶された符号が論理補助手段（６
    ）によりディジタルの補助シーケンス（１０）の符号へ
    変形されそして少なくとも２個の周期的なディジタルの
    シーケンス（７．１〜７．Ｎ）に追加されて加算器（３
    又は３′）へ案内される方法を実施するための装置にお
    いて、周期的なシーケンス発生器（２）が、少なくとも
    ２個の端子で出力が分配器（４）に結合している加算器
    （３）に接続し、分配器（４）は一方では疑似乱数の出
    力シーケンス（１１）にそして他方では論理補助手段（
    ６）を通してその出力で加算器（３）の入力に接続して
    いるディジタルの記憶補助手段（５）に結合している（
    第１図）ことを特徴とする装置。 （１３）周期的なシーケンス発生器（２）が少なくとも
    ２個の端子で加算器（３′）に接続してその出力は他の
    加算器（３″）に結合し、この加算器は、一方では疑似
    乱数の出力シーケンス（１１）用の出力にそして他方で
    は出力で第２の加算器（３″）の入力に接続している置
    換ブロック（５′）に結合している分配器の機能を有す
    る（第４図）ことを特徴とする特許請求の範囲第１２項
    記載の装置。
JP60244229A 1984-11-02 1985-11-01 デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置 Pending JPS61114289A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH5249/84A CH664056A5 (de) 1984-11-02 1984-11-02 Verfahren und vorrichtung fuer die umwandlung einer digitalen datensequenz in die verschluesselte form.
CH05249/84-8 1984-11-02

Publications (1)

Publication Number Publication Date
JPS61114289A true JPS61114289A (ja) 1986-05-31

Family

ID=4290431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60244229A Pending JPS61114289A (ja) 1984-11-02 1985-11-01 デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置

Country Status (6)

Country Link
US (1) US4797922A (ja)
EP (1) EP0189734B1 (ja)
JP (1) JPS61114289A (ja)
AT (1) ATE43214T1 (ja)
CH (1) CH664056A5 (ja)
DE (1) DE3570340D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243594A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Ind Co Ltd 二元擬似乱数発生器
JP2001523031A (ja) * 1997-11-10 2001-11-20 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 擬似乱数を生成するための装置及びそれに関連する方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2736292B3 (de) * 1977-08-12 2019-09-12 Ant Nachrichtentechnik Gmbh Schaltungsanordnung zur Erzeugung von Zufallsfolgen
US4860353A (en) * 1988-05-17 1989-08-22 General Instrument Corporation Dynamic feedback arrangement scrambling technique keystream generator
US4979832A (en) * 1989-11-01 1990-12-25 Ritter Terry F Dynamic substitution combiner and extractor
US5235423A (en) * 1991-08-16 1993-08-10 The Grass Valley Group, Inc. Controllable pseudo random noise pattern generator for use in video special effects
US5444781A (en) * 1993-08-23 1995-08-22 Apple Computer Inc. Method and apparatus for decryption using cache storage
US5594795A (en) * 1994-07-05 1997-01-14 Ericsson Inc. Method and apparatus for key transforms to discriminate between different networks
DE19530393A1 (de) * 1995-08-18 1997-02-20 Antonius Dr Rer Nat Klingler Verfahren zur vocoderlosen Ver- und Entschlüsselung von analogen und digitalen Kommunikationssignalen auf der Basis deterministisch erzeugten Rauschens
DE50015462D1 (de) * 1999-04-07 2009-01-02 Event Medical Ltd Beatmungsgerät
DE69939220D1 (de) * 1999-12-22 2008-09-11 Ericsson Telefon Ab L M Verfahren und elektrische Vorrichtung für die leistungsfähige Generierung von Mehrfachraten-Pseudozufallsfolgen
US7366302B2 (en) * 2003-08-25 2008-04-29 Sony Corporation Apparatus and method for an iterative cryptographic block
US8036380B2 (en) * 2006-12-14 2011-10-11 Telefonaktiebolaget L M Ericsson (Publ) Efficient data integrity protection
US7581430B2 (en) 2007-05-23 2009-09-01 K&N Engineering, Inc. Air velocity apparatus and system
EP3208789B1 (en) * 2016-02-22 2020-08-05 Eshard Method of protecting a circuit against a side-channel analysis

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1576416A (ja) * 1968-04-10 1969-08-01
SE380696B (sv) * 1974-03-20 1975-11-10 Philips Svenska Ab Sett att alstra en pseudoslumpbitfoljd och anordning for utforande av settet.
US3911330A (en) * 1974-08-27 1975-10-07 Nasa Nonlinear nonsingular feedback shift registers
NO141294C (no) * 1974-10-31 1980-02-06 Licentia Gmbh Fremgangsmaate ved frembringelse av slumpartede binaertegnfoelger
US4047008A (en) * 1976-02-23 1977-09-06 Harris Corporation Pseudo-random number sequence generator
DE2706421C2 (de) * 1977-02-16 1979-03-15 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einstellen von Schlüsseltextgeneratoren in Chiffriergeräten
US4264781A (en) * 1979-04-16 1981-04-28 Ncr Corporation Apparatus for encoding and decoding data signals
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
US4511988A (en) * 1981-07-17 1985-04-16 Urien Michel Electronic event or bit generator having a predetermined occurrence rate with a predetermined event or bit distribution
US4450321A (en) * 1981-12-08 1984-05-22 Quigley William D Circuit for producing noise generation for sound masking
US4507746A (en) * 1982-07-28 1985-03-26 The United States Of America As Represented By The Secretary Of The Army Programmable matched filter for binary phase-coded signals
SE435979B (sv) * 1983-03-14 1984-10-29 Ericsson Telefon Ab L M Anordning for kryptering/dekryptering av digitala meddelanden
SU1179330A1 (ru) * 1984-03-15 1985-09-15 Войсковая Часть 33872 Генератор случайного потока импульсов
US4685132A (en) * 1985-07-30 1987-08-04 Sperry Corporation Bent sequence code generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243594A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Ind Co Ltd 二元擬似乱数発生器
JP2001523031A (ja) * 1997-11-10 2001-11-20 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 擬似乱数を生成するための装置及びそれに関連する方法

Also Published As

Publication number Publication date
DE3570340D1 (en) 1989-06-22
ATE43214T1 (de) 1989-06-15
US4797922A (en) 1989-01-10
EP0189734B1 (de) 1989-05-17
EP0189734A1 (de) 1986-08-06
CH664056A5 (de) 1988-01-29

Similar Documents

Publication Publication Date Title
US6125182A (en) Cryptographic engine using logic and base conversions
US6014446A (en) Apparatus for providing improved encryption protection in a communication system
AU2003213317B2 (en) Block cipher apparatus using auxiliary transformation
US7079651B2 (en) Cryptographic method and apparatus for non-linearly merging a data block and a key
KR101246490B1 (ko) 갈루아 폐체 암호 시스템
US7190791B2 (en) Method of encryption using multi-key process to create a variable-length key
JPS61114289A (ja) デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置
WO1979000418A1 (en) Method and device for encryption and decryption
JPS63135035A (ja) 暗号化／復号方法および装置
US7801307B2 (en) Method of symmetric key data encryption
JP3180836B2 (ja) 暗号通信装置
US6128386A (en) Multiple number base encoder/decoder using a corresponding exclusive or function
EP1059760A1 (en) Method for the block-encryption of discrete data
US7512241B2 (en) Method for generating pseudo-random keys
RU2007884C1 (ru) Устройство шифрования двоичной информации "албер"
JP2000209195A (ja) 暗号通信システム
RU2024209C1 (ru) Устройство шифрования двоичной информации "албер"
JPH04335730A (ja) 暗号送信装置、暗号受信装置、暗号通信システム
EP1179243A1 (en) Cryptographic engine using base conversion, logic operations and prng in data arrays to increase dispersion in ciphertext
RU2140712C1 (ru) Способ блочного шифрования двоичной информации
JPS6273331A (ja) １対１対応乱数表の作成方式
RU2127024C1 (ru) Блок шифрования
JP3701782B2 (ja) 符号発生装置
JPS6259437A (ja) 暗号化方式
JP3013774B2 (ja) 循環演算にもとづく暗号化装置