JPS6111438B2 - - Google Patents
Info
- Publication number
- JPS6111438B2 JPS6111438B2 JP14874378A JP14874378A JPS6111438B2 JP S6111438 B2 JPS6111438 B2 JP S6111438B2 JP 14874378 A JP14874378 A JP 14874378A JP 14874378 A JP14874378 A JP 14874378A JP S6111438 B2 JPS6111438 B2 JP S6111438B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- capacitor
- discharge lamp
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000003534 oscillatory effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の詳細な説明】
本発明は放電灯の定格電圧と同等程度の電圧を
有する交流電源でしかも放電灯を良好に点灯でき
る放電灯点灯装置に関するものである。
有する交流電源でしかも放電灯を良好に点灯でき
る放電灯点灯装置に関するものである。
第１図は本発明の前提となる基本回路例を示す
ものであつて、放電灯ＬAの定格電圧とほぼ等し
いかあるいはやや低い電圧を有する交流電源ＶAC
とコンデンサC1とインダクタンスL1と放電灯ＬA
とを直列に接続した第１の閉回路を形成するとと
もにこの第１の閉回路に一部重複して上記交流電
源ＶACと上記コンデンサC1と補助インダクタン
スL2とスイツチング素子S1とを直列に接続した
第２の閉回路を形成し、交流電源ＶACの各半サイ
クル毎に一回一定期間上記スイツチング素子S1を
導通するようにした放電灯点灯装置で、このスイ
ツチング素子S1としてトライアツクを使用した回
路例である。しかしてこの第１図の放電灯点灯装
置の基本回路にあつては、今何らかの方法でこれ
を始動して定常点灯状態に移行させた後、第２図
のタイムチヤートに示すように動作し、放電灯Ｌ
Aの定常点灯を維査するものであり、この第２図
においてイは交流電源ＶACの電圧波形、ロは入力
電流Iinの波形、ハはランプ電流ＩLAの波形、ニ
はランプ電圧ＶLAの波形、ホはスイツチング素子
S1に流れる電流ＩSの波形である。第１図回路に
おいて交流電源ＶAC、コンデンサC1、インダク
タンスL1及び放電灯ＬAより構成された主回路は
進相的であり、従つて第２図ロに示すように入力
電流Iinは交流電源ＶACに対し位相が進んでい
る。ここで今第２図ホに示すように時刻t0におい
てスイツチング素子S1がオンしたとすると、交流
電源ＶAC、コンデンサC1、補助インダクタンス
L2及びスイツチング素子S1よりなる第２の閉回
路はLC振動的であるため、第２図ホのような電
流ＩSが上記スイツチング素子S1に流れることに
なる。このときコンデンサC1の両端電圧は、上
記スイツチング素子S1がオンしたときの振動的充
電々流ＩSによつて高められ、時刻t1にてスイツ
チング素子S1がオフした以降はこの高められたコ
ンデンサC1の端子電圧と交流電源ＶACの電圧と
が重畳され、次の半サイクルにおける時刻t0まで
放電灯ＬAは点灯を維持することになるものであ
り、次の半サイクルにおいても時刻t0以降は前述
と同様の動作を繰返し、放電灯ＬAの常点灯が維
持される。なおスイツチング素子S1のオン期間中
においても前記第１の閉回路には連続的な電流が
流れ、ランプ電流ＩLAは第２図ハに示すような極
めてなめらかな波形となるものであり、また入力
電流Iinはランプ電流ＩLAハとスイツチング素子
S1電流ＩSホとが重畳した第２図ロのような波形
になるものであつて、この第２図ロにおいて斜線
部分がスイツチング素子S1オン時におけるコンデ
ンサC1の振動的充電電流ＩSの部分である。かく
て第１図の基本回路は上述のように動作し、放電
灯ＬAの定格電圧にほぼ等しいかやや低い交流電
源ＶAC電圧で放電灯ＬAを定常点灯状態に維持す
ることが可能となり、インダクタンスL1やコン
デンサC1の電力容量が小さくてもすむようにな
つて小型軽量化れた放電灯点灯装置を提供するこ
とができたものである。
ものであつて、放電灯ＬAの定格電圧とほぼ等し
いかあるいはやや低い電圧を有する交流電源ＶAC
とコンデンサC1とインダクタンスL1と放電灯ＬA
とを直列に接続した第１の閉回路を形成するとと
もにこの第１の閉回路に一部重複して上記交流電
源ＶACと上記コンデンサC1と補助インダクタン
スL2とスイツチング素子S1とを直列に接続した
第２の閉回路を形成し、交流電源ＶACの各半サイ
クル毎に一回一定期間上記スイツチング素子S1を
導通するようにした放電灯点灯装置で、このスイ
ツチング素子S1としてトライアツクを使用した回
路例である。しかしてこの第１図の放電灯点灯装
置の基本回路にあつては、今何らかの方法でこれ
を始動して定常点灯状態に移行させた後、第２図
のタイムチヤートに示すように動作し、放電灯Ｌ
Aの定常点灯を維査するものであり、この第２図
においてイは交流電源ＶACの電圧波形、ロは入力
電流Iinの波形、ハはランプ電流ＩLAの波形、ニ
はランプ電圧ＶLAの波形、ホはスイツチング素子
S1に流れる電流ＩSの波形である。第１図回路に
おいて交流電源ＶAC、コンデンサC1、インダク
タンスL1及び放電灯ＬAより構成された主回路は
進相的であり、従つて第２図ロに示すように入力
電流Iinは交流電源ＶACに対し位相が進んでい
る。ここで今第２図ホに示すように時刻t0におい
てスイツチング素子S1がオンしたとすると、交流
電源ＶAC、コンデンサC1、補助インダクタンス
L2及びスイツチング素子S1よりなる第２の閉回
路はLC振動的であるため、第２図ホのような電
流ＩSが上記スイツチング素子S1に流れることに
なる。このときコンデンサC1の両端電圧は、上
記スイツチング素子S1がオンしたときの振動的充
電々流ＩSによつて高められ、時刻t1にてスイツ
チング素子S1がオフした以降はこの高められたコ
ンデンサC1の端子電圧と交流電源ＶACの電圧と
が重畳され、次の半サイクルにおける時刻t0まで
放電灯ＬAは点灯を維持することになるものであ
り、次の半サイクルにおいても時刻t0以降は前述
と同様の動作を繰返し、放電灯ＬAの常点灯が維
持される。なおスイツチング素子S1のオン期間中
においても前記第１の閉回路には連続的な電流が
流れ、ランプ電流ＩLAは第２図ハに示すような極
めてなめらかな波形となるものであり、また入力
電流Iinはランプ電流ＩLAハとスイツチング素子
S1電流ＩSホとが重畳した第２図ロのような波形
になるものであつて、この第２図ロにおいて斜線
部分がスイツチング素子S1オン時におけるコンデ
ンサC1の振動的充電電流ＩSの部分である。かく
て第１図の基本回路は上述のように動作し、放電
灯ＬAの定格電圧にほぼ等しいかやや低い交流電
源ＶAC電圧で放電灯ＬAを定常点灯状態に維持す
ることが可能となり、インダクタンスL1やコン
デンサC1の電力容量が小さくてもすむようにな
つて小型軽量化れた放電灯点灯装置を提供するこ
とができたものである。
ところで第３図は第１図回路において放電灯Ｌ
Aを取り外したときのタイムチヤートを示してい
るものであり、この場合の動作を以下説明する。
第３図において時刻Tonに交流電源ＶACが投入さ
れ、回路に同図イに示すような交流電源ＶAC電圧
が印加されたとき、この後最初の半サイクルの時
刻t0でスイツチング素子S1がオンしたとすると、
交流電源ＶAC、コンデンサC1、補助インダクタ
ンスL2、スイツチング素子S1の第２の閉回路よ
りなる直列振動系が形成され、スイツチング素子
S1には第８図ロに示すような振動電流ＩSが流れ
る。そこでこの振動電流ＩSが反転しようとする
時刻t1において上記スイツチング素子S1はオフす
るのであるが、このときコンデンサC1は同図ハ
に示すように充電され、次の半サイクルの時刻t0
までこの充電電圧を維持する。一方この次の半サ
イクルに至ると再び時刻t0でスイツチング素子S1
がオンして再び前述の直列振動系が形成される
が、このときコンデンサC1の電圧は交流電源ＶA
Ｃの電圧に対し加極的になつており、従つて振動
は前の半サイクルのそれよりも強められ、第３図
ロに示すように前の半サイクル電流ＩSよりもピ
ーク値が大きな電流ＩSが流れ、コンデンサC1は
同図ハのように前の半サイクルよりも高い電圧に
充電される。この電流ＩSが反転しようとする時
刻t1でスイツチング素子S1は再びオフし、コンデ
ンサC1は前の半サイクルよりも高い電圧に充電
された状態を次の半サイクルの時刻t0まで維持す
る。かくてコンデンサC1の両端電圧ＶC1は第３図
ハに示すように交流電源ＶACの各半サイクル毎に
級数的に増加していき、ついには交流電源ＶACの
電圧の数倍乃至十数倍にも達することになる。と
ころが、このようにコンデンサC1の端子電圧ＶC1
が増加するときには、第３図ニに示すようにスイ
ツチング素子S1の両端に印加される電圧ＶSも級
数的に増大することになり、結局コンデンサC1
及びスイツチング素子S1の耐圧不足による破壊を
生じることになり、これを防止するためには、極
端に耐圧が高い上記素子を使用する他なく、価格
的にも性能的にも望ましくないものであつた。即
ち第１図の基本例回路は前述のような大きな利点
を有するものであるが、反面放電灯ＬAを取り外
したときやあるいは放電灯ＬAの寿命等で放電灯
ＬAが不点灯状態になつたとき等において、スイ
ツチング素子S1やコンデンサC1に異常な高電圧
がかかつてしまうという問題点を有していた。
Aを取り外したときのタイムチヤートを示してい
るものであり、この場合の動作を以下説明する。
第３図において時刻Tonに交流電源ＶACが投入さ
れ、回路に同図イに示すような交流電源ＶAC電圧
が印加されたとき、この後最初の半サイクルの時
刻t0でスイツチング素子S1がオンしたとすると、
交流電源ＶAC、コンデンサC1、補助インダクタ
ンスL2、スイツチング素子S1の第２の閉回路よ
りなる直列振動系が形成され、スイツチング素子
S1には第８図ロに示すような振動電流ＩSが流れ
る。そこでこの振動電流ＩSが反転しようとする
時刻t1において上記スイツチング素子S1はオフす
るのであるが、このときコンデンサC1は同図ハ
に示すように充電され、次の半サイクルの時刻t0
までこの充電電圧を維持する。一方この次の半サ
イクルに至ると再び時刻t0でスイツチング素子S1
がオンして再び前述の直列振動系が形成される
が、このときコンデンサC1の電圧は交流電源ＶA
Ｃの電圧に対し加極的になつており、従つて振動
は前の半サイクルのそれよりも強められ、第３図
ロに示すように前の半サイクル電流ＩSよりもピ
ーク値が大きな電流ＩSが流れ、コンデンサC1は
同図ハのように前の半サイクルよりも高い電圧に
充電される。この電流ＩSが反転しようとする時
刻t1でスイツチング素子S1は再びオフし、コンデ
ンサC1は前の半サイクルよりも高い電圧に充電
された状態を次の半サイクルの時刻t0まで維持す
る。かくてコンデンサC1の両端電圧ＶC1は第３図
ハに示すように交流電源ＶACの各半サイクル毎に
級数的に増加していき、ついには交流電源ＶACの
電圧の数倍乃至十数倍にも達することになる。と
ころが、このようにコンデンサC1の端子電圧ＶC1
が増加するときには、第３図ニに示すようにスイ
ツチング素子S1の両端に印加される電圧ＶSも級
数的に増大することになり、結局コンデンサC1
及びスイツチング素子S1の耐圧不足による破壊を
生じることになり、これを防止するためには、極
端に耐圧が高い上記素子を使用する他なく、価格
的にも性能的にも望ましくないものであつた。即
ち第１図の基本例回路は前述のような大きな利点
を有するものであるが、反面放電灯ＬAを取り外
したときやあるいは放電灯ＬAの寿命等で放電灯
ＬAが不点灯状態になつたとき等において、スイ
ツチング素子S1やコンデンサC1に異常な高電圧
がかかつてしまうという問題点を有していた。
そこで従来第４図に示すように放電灯ＬAが接
続される二次側端Ia1，Ia2の両端電圧を抵抗R6，
R7の回路及び抵抗R4，R5、コンデンサC3の回路
により夫々検出し、無負荷であることが判別され
たとき正極方向用及び負極方向用の補助スイツチ
素子S2，S3を導通することにより、第２の閉回路
のスイツチング素子S1がオンするのを阻止し、も
つて無負荷時の異常昇圧を防止するようにした回
路が提案されている。第４図従来例回路において
補助スイツチ素子S2，S3は夫々SCR及びPUTに
より形成され、またS4はPUTである補助スイツ
チ素子S3制御用のスイツチであり、この第４図回
路の各部の波形を示すタイムチヤートを第５図に
示す。第５図中イは交流電源ＶACの電圧波形、ロ
はスイツチング素子S1に流れる電流ＩSの波形、
ハは主回路中のコンデンサC1の両端電圧ＶC1の波
形、ニ二次側端Ia1，Ia2に生じる無負荷２次電圧
ＶO2の波形を夫々示している。しかして第４図従
来例にあつては、SCRにより構成された補助ス
イツチ素子S2は、通常点灯時にはそのトリガ入力
がなく、第５図ニに示すように無負荷二次電圧Ｖ
O2が前述の基本回路例で述べた経過により昇圧し
ていつた際に、無負荷２次電圧ＶO2が所定の検出
レベルＶLに達した時刻t1にトリガパルスがゲー
ト入力して導通状態に移るように抵抗R4，R5、
コンデンサC3及びトリガ素子S6よりなる回路が
設定されている。電源投入の後に時刻t1において
補助スイツチ素子S2が導通したとすると、これに
よりスイツチング素子S1の正方向のトリガが短絡
されることになり、このスイツチング素子S1はオ
フ状態を維持してコンデンサC1の両端電圧ＶC1は
反転せず、無負荷２次電圧ＶO2は交流電源ＶAC電
圧からこのとき負の電圧であるコンデンサC1の
両端電圧ＶC1を差し引いた電圧波形になり、交流
電源ＶACの電圧が負の期間も無負荷２次電圧は正
電位となる。従つてこのときPNP形トランジスタ
であるスイツチS4はオフ状態にあるため、PUT
を用いた補助スイツチ素子S3は交流電源ＶACが負
になるそれ自体にとつての順バイアス期間にトリ
ガが入力されて導通し、スイツチング素子S1に入
力される負極性のトリガ信号も短絡されることに
なる。かくてスイツチング素子S1には正極性及び
負極性のいずれかの方向についてもトリガ信号が
入力されないことになつて、コンデンサC1の両
端電圧ＶC1は全く反転せず、徐々に抵抗R8を介し
て放電されていくことになり、このとき無負荷２
次電圧ＶO2は時刻t1〜t2の間で示すように電圧ＶC
１とＶACとの差の電圧となることにより無負荷２
次電圧の異常上昇を防止している。ところがかか
る従来例にあつては、コンデンサC1の両端電圧
が徐々に放電していき、無負荷２次電圧が前述の
検出レベルＶL以下になると、前述のSCRで構成
された補助スイツチ素子S2が再びオフ状態に移
り、再びスイツチング素子S1に正のトリガ信号が
時刻t2に入力することになる。このためコンデン
サC1の電荷はスイツチング素子S1を通つて流れ
てコンデンサC1の両端電圧ＶC1が反転し、これに
よりPUTを用いた補助スイツチ素子S3もオフ状
態に戻り、時刻t3でスイツチング素子S1に負のト
リガ信号も入力され再びコンデンサC1の両端電
圧ＶC1及び無負荷２次電圧ＶO2が反転することに
なり、これにより再び無負荷２次電圧ＶO2が検出
レベルＶL以上に達して補助スイツチ素子S2がオ
ン状態に移り、以後は時刻t1から時刻t3の動作を
繰返すことになり、無負荷２次電圧ＶO2を十分に
低く抑えることができない問題があつた。即ち第
４図従来例回路にあつては、第５図タイムチヤー
トに示すように無負荷２次電圧ＶO2が検出レベル
ＶL以下になると昇圧動作を行ない、無負荷２次
電圧ＶO2を十分に下げることができない問題があ
り、またこの電圧ＶO2を下げようとすると検出レ
ベルＶLそのものを下げる他なく、この検出レベ
ルＶLを下げすぎると点灯時の２次電圧で動作す
る危険性がある問題があつたのである。
続される二次側端Ia1，Ia2の両端電圧を抵抗R6，
R7の回路及び抵抗R4，R5、コンデンサC3の回路
により夫々検出し、無負荷であることが判別され
たとき正極方向用及び負極方向用の補助スイツチ
素子S2，S3を導通することにより、第２の閉回路
のスイツチング素子S1がオンするのを阻止し、も
つて無負荷時の異常昇圧を防止するようにした回
路が提案されている。第４図従来例回路において
補助スイツチ素子S2，S3は夫々SCR及びPUTに
より形成され、またS4はPUTである補助スイツ
チ素子S3制御用のスイツチであり、この第４図回
路の各部の波形を示すタイムチヤートを第５図に
示す。第５図中イは交流電源ＶACの電圧波形、ロ
はスイツチング素子S1に流れる電流ＩSの波形、
ハは主回路中のコンデンサC1の両端電圧ＶC1の波
形、ニ二次側端Ia1，Ia2に生じる無負荷２次電圧
ＶO2の波形を夫々示している。しかして第４図従
来例にあつては、SCRにより構成された補助ス
イツチ素子S2は、通常点灯時にはそのトリガ入力
がなく、第５図ニに示すように無負荷二次電圧Ｖ
O2が前述の基本回路例で述べた経過により昇圧し
ていつた際に、無負荷２次電圧ＶO2が所定の検出
レベルＶLに達した時刻t1にトリガパルスがゲー
ト入力して導通状態に移るように抵抗R4，R5、
コンデンサC3及びトリガ素子S6よりなる回路が
設定されている。電源投入の後に時刻t1において
補助スイツチ素子S2が導通したとすると、これに
よりスイツチング素子S1の正方向のトリガが短絡
されることになり、このスイツチング素子S1はオ
フ状態を維持してコンデンサC1の両端電圧ＶC1は
反転せず、無負荷２次電圧ＶO2は交流電源ＶAC電
圧からこのとき負の電圧であるコンデンサC1の
両端電圧ＶC1を差し引いた電圧波形になり、交流
電源ＶACの電圧が負の期間も無負荷２次電圧は正
電位となる。従つてこのときPNP形トランジスタ
であるスイツチS4はオフ状態にあるため、PUT
を用いた補助スイツチ素子S3は交流電源ＶACが負
になるそれ自体にとつての順バイアス期間にトリ
ガが入力されて導通し、スイツチング素子S1に入
力される負極性のトリガ信号も短絡されることに
なる。かくてスイツチング素子S1には正極性及び
負極性のいずれかの方向についてもトリガ信号が
入力されないことになつて、コンデンサC1の両
端電圧ＶC1は全く反転せず、徐々に抵抗R8を介し
て放電されていくことになり、このとき無負荷２
次電圧ＶO2は時刻t1〜t2の間で示すように電圧ＶC
１とＶACとの差の電圧となることにより無負荷２
次電圧の異常上昇を防止している。ところがかか
る従来例にあつては、コンデンサC1の両端電圧
が徐々に放電していき、無負荷２次電圧が前述の
検出レベルＶL以下になると、前述のSCRで構成
された補助スイツチ素子S2が再びオフ状態に移
り、再びスイツチング素子S1に正のトリガ信号が
時刻t2に入力することになる。このためコンデン
サC1の電荷はスイツチング素子S1を通つて流れ
てコンデンサC1の両端電圧ＶC1が反転し、これに
よりPUTを用いた補助スイツチ素子S3もオフ状
態に戻り、時刻t3でスイツチング素子S1に負のト
リガ信号も入力され再びコンデンサC1の両端電
圧ＶC1及び無負荷２次電圧ＶO2が反転することに
なり、これにより再び無負荷２次電圧ＶO2が検出
レベルＶL以上に達して補助スイツチ素子S2がオ
ン状態に移り、以後は時刻t1から時刻t3の動作を
繰返すことになり、無負荷２次電圧ＶO2を十分に
低く抑えることができない問題があつた。即ち第
４図従来例回路にあつては、第５図タイムチヤー
トに示すように無負荷２次電圧ＶO2が検出レベル
ＶL以下になると昇圧動作を行ない、無負荷２次
電圧ＶO2を十分に下げることができない問題があ
り、またこの電圧ＶO2を下げようとすると検出レ
ベルＶLそのものを下げる他なく、この検出レベ
ルＶLを下げすぎると点灯時の２次電圧で動作す
る危険性がある問題があつたのである。
本発明は上述の点に鑑みて提供したものであつ
て、一旦無負荷２次電圧が所定の検出レベル以上
になつた後はスイツチング素子のオフ状態を多少
の無負荷２次電圧の低下にかかわらず維持するこ
とができることにし、もつて常に無負荷２次電圧
を検出レベル以下に制限するとともに、この検出
レベルそのものを低く設定することを可能にした
放電灯点灯装置を提供することを目的とするもの
である。
て、一旦無負荷２次電圧が所定の検出レベル以上
になつた後はスイツチング素子のオフ状態を多少
の無負荷２次電圧の低下にかかわらず維持するこ
とができることにし、もつて常に無負荷２次電圧
を検出レベル以下に制限するとともに、この検出
レベルそのものを低く設定することを可能にした
放電灯点灯装置を提供することを目的とするもの
である。
以下本発明の一実施例を図面により詳述する。
第６図は本発明の一実施例の回路図を示し、第７
図はその各部波形を示すタイムチヤートである。
この第６図実施例回路は、SCRにより構成され
た補助スイツチ素子S2にその保持電流を供給する
ために順バイアスを常時印加するようにした点に
おいて特に第４図従来例と異なつているものであ
る。即ち交流電源ＶACをダイオードD4で半波整
流した電圧により抵抗R2を介してコンデンサC4
を充電し、このコンデンサC4の両端電圧を抵抗
R3及びダイオードD3を介して補助スイツチ素子
S2のアノード、カソードに印加することにより、
補助スイツチ素子S2がターンオンしたときこのコ
ンデンサC4の充電電荷により補助スイツチ素子
S2にその保持電流以上の電流を流し、補助スイツ
チ素子S2のオン状態を保持するようにしてある。
なお第７図中イは交流電源ＶAC、ロはスイツチン
グ素子S1に流れる電流ＩS、ハはコンデンサC1の
両端電圧ＶC1、ニは無負荷２次電圧ＶO2の各波形
を示すものである。
第６図は本発明の一実施例の回路図を示し、第７
図はその各部波形を示すタイムチヤートである。
この第６図実施例回路は、SCRにより構成され
た補助スイツチ素子S2にその保持電流を供給する
ために順バイアスを常時印加するようにした点に
おいて特に第４図従来例と異なつているものであ
る。即ち交流電源ＶACをダイオードD4で半波整
流した電圧により抵抗R2を介してコンデンサC4
を充電し、このコンデンサC4の両端電圧を抵抗
R3及びダイオードD3を介して補助スイツチ素子
S2のアノード、カソードに印加することにより、
補助スイツチ素子S2がターンオンしたときこのコ
ンデンサC4の充電電荷により補助スイツチ素子
S2にその保持電流以上の電流を流し、補助スイツ
チ素子S2のオン状態を保持するようにしてある。
なお第７図中イは交流電源ＶAC、ロはスイツチン
グ素子S1に流れる電流ＩS、ハはコンデンサC1の
両端電圧ＶC1、ニは無負荷２次電圧ＶO2の各波形
を示すものである。
しかして第６図実施例回路にあつては、電源投
入後無負荷２次電圧ＶO2は前述と同様にして第７
図ニのように徐々に昇圧し、時刻t1にあらかじめ
設定された検出レベルＶLに達すると補助スイツ
チ素子S2にトリガ信号が入り、この補助スイツチ
素子S2がターンオンする。このため補助スイツチ
素子S2はコンデンサC2を正極方向で短絡してス
イツチング素子S1へのトリガ信号の発生を阻止す
ることになるのであるが、このとき同時にコンデ
ンサC4から抵抗R3、ダイオードD3を介してこの
補助スイツチ素子S2に保持電流以上の電流が流
れ、補助スイツチ素子S2はこの後そのゲート入力
に関係なくオン状態に保持される。従つてこの第
６図実施例回路においては、無負荷状態が一旦検
出された後には補助スイツチ素子S2がそのことを
記憶して導通状態を維持することになり、その後
にはスイツチング素子S1に正のトリガ信号が入力
されず、この正のトリガ信号の入力が一度止まる
とコンデンサC1の両端電圧ＶC1の反転も行なわれ
ずその電圧極性を保持することになるため無負荷
２次電圧ＶO2は第７図ニのように正電位になり、
これによりPUTを用いた補助スイツチ素子S3も
導通することになる。かくて時刻t1以降はスイツ
チング素子S1には全くトリガ信号が入力されず第
７図ロに示すようにオフ状態を維持することにな
り、電圧ＶC1は同図ハに示すように徐々に放電し
ていくことになる。このとき無負荷２次電圧ＶO2
は交流電源ＶACの電圧から上記電圧ＶC1を差し引
いた電圧になつており、やがて時刻t2に電圧ＶO2
が負の領域に入つたとき、PUTよりなる補助ス
イツチ素子S3がオフし、これによりスイツチング
素子S1には負のトリガ信号が入りこのスイツチン
グ素子S1が導通することになるが、このスイツチ
ング素子S1に印加されていた電圧は電圧ＶACとＶ
C1との差の電圧であり、非常に小さいためコンデ
ンサC1の両端電圧も殆んど昇圧されない。この
後無負荷２次電圧ＶO2は上述のにようにt2〜t3の
サイクルを繰返し、十分低い電圧に保たれること
になる。
入後無負荷２次電圧ＶO2は前述と同様にして第７
図ニのように徐々に昇圧し、時刻t1にあらかじめ
設定された検出レベルＶLに達すると補助スイツ
チ素子S2にトリガ信号が入り、この補助スイツチ
素子S2がターンオンする。このため補助スイツチ
素子S2はコンデンサC2を正極方向で短絡してス
イツチング素子S1へのトリガ信号の発生を阻止す
ることになるのであるが、このとき同時にコンデ
ンサC4から抵抗R3、ダイオードD3を介してこの
補助スイツチ素子S2に保持電流以上の電流が流
れ、補助スイツチ素子S2はこの後そのゲート入力
に関係なくオン状態に保持される。従つてこの第
６図実施例回路においては、無負荷状態が一旦検
出された後には補助スイツチ素子S2がそのことを
記憶して導通状態を維持することになり、その後
にはスイツチング素子S1に正のトリガ信号が入力
されず、この正のトリガ信号の入力が一度止まる
とコンデンサC1の両端電圧ＶC1の反転も行なわれ
ずその電圧極性を保持することになるため無負荷
２次電圧ＶO2は第７図ニのように正電位になり、
これによりPUTを用いた補助スイツチ素子S3も
導通することになる。かくて時刻t1以降はスイツ
チング素子S1には全くトリガ信号が入力されず第
７図ロに示すようにオフ状態を維持することにな
り、電圧ＶC1は同図ハに示すように徐々に放電し
ていくことになる。このとき無負荷２次電圧ＶO2
は交流電源ＶACの電圧から上記電圧ＶC1を差し引
いた電圧になつており、やがて時刻t2に電圧ＶO2
が負の領域に入つたとき、PUTよりなる補助ス
イツチ素子S3がオフし、これによりスイツチング
素子S1には負のトリガ信号が入りこのスイツチン
グ素子S1が導通することになるが、このスイツチ
ング素子S1に印加されていた電圧は電圧ＶACとＶ
C1との差の電圧であり、非常に小さいためコンデ
ンサC1の両端電圧も殆んど昇圧されない。この
後無負荷２次電圧ＶO2は上述のにようにt2〜t3の
サイクルを繰返し、十分低い電圧に保たれること
になる。
本発明は上述のように、補助スイツチ素子をサ
イリスタのような自己保持機能を有する回路要素
により形成し、この補助スイツチ素子にその導通
状態を自己保持するに必要な程度の保持電流を供
給する順バイアスを常時印加したものであるか
ら、回路が無負荷状態の検出記憶の機能を有する
ようになり、従つて一旦無負荷２次電圧が検出レ
ベルを越えると以後はこの検出レベル以下の十分
低い電圧に無負荷２次電圧を押えることができ、
またこのため検出レベルを点灯時に誤動作を生じ
ない範囲で十分低い電圧に設定することも可能に
なり、無負荷時の過昇圧防止動作後における無負
荷２次電圧が安定した波形となるという効果を有
するものである。
イリスタのような自己保持機能を有する回路要素
により形成し、この補助スイツチ素子にその導通
状態を自己保持するに必要な程度の保持電流を供
給する順バイアスを常時印加したものであるか
ら、回路が無負荷状態の検出記憶の機能を有する
ようになり、従つて一旦無負荷２次電圧が検出レ
ベルを越えると以後はこの検出レベル以下の十分
低い電圧に無負荷２次電圧を押えることができ、
またこのため検出レベルを点灯時に誤動作を生じ
ない範囲で十分低い電圧に設定することも可能に
なり、無負荷時の過昇圧防止動作後における無負
荷２次電圧が安定した波形となるという効果を有
するものである。
第１図は本発明の前提となる基本回路例の回路
図、第２図は同上の正常点灯時のタイムチヤー
ト、第３図は同上の無負荷時のタイムチヤート、
第４図は従来例の回路図、第５図は同上の無負荷
時のタイムチヤート、第６図は本発明一実施例の
回路図、第７図は同上の無負荷時のタイムチヤー
トであり、ＬAは放電灯、ＶACは交流電源、C1は
コンデンサ、L1はインダクタンス、ＬAは放電
灯、L2は補助インダクタンス、S2，S3は夫々補助
スイツチ素子である。
図、第２図は同上の正常点灯時のタイムチヤー
ト、第３図は同上の無負荷時のタイムチヤート、
第４図は従来例の回路図、第５図は同上の無負荷
時のタイムチヤート、第６図は本発明一実施例の
回路図、第７図は同上の無負荷時のタイムチヤー
トであり、ＬAは放電灯、ＶACは交流電源、C1は
コンデンサ、L1はインダクタンス、ＬAは放電
灯、L2は補助インダクタンス、S2，S3は夫々補助
スイツチ素子である。
Claims (1)
- １ 放電灯と定格電圧とほぼ等しいかやや低い電
圧を有する交流電源とコンデンサとインダクタン
スと放電灯とを直列接続して形成した第１の閉回
路、及び上記交流電源と上記コンデンサと補助イ
ンダクタンスとスイツチング素子とを直列に接続
して形成した第２の閉回路を有し、交流電源の各
半サイクル毎に一回一定期間上記スイツチング素
子を導通するようにし、放電灯接続端のような無
負荷時に異常昇圧する回路電圧を検出して無負荷
を検知し無負荷時に上記スイツチング素子の導通
を強制遮断するための補助スイツチ素子を導通す
るようにした放電灯点灯装置において、補助スイ
ツチ素子をサイリスタのような自己保持機能を有
する回路要素により形成し、この補助スイツチ素
子にその導通状態を自己保持するに必要な程度の
保持電流を供給する順バイアスを常時印加して成
ることを特徴とする放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14874378A JPS5574091A (en) | 1978-11-30 | 1978-11-30 | Device for firing discharge lamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14874378A JPS5574091A (en) | 1978-11-30 | 1978-11-30 | Device for firing discharge lamp |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5574091A JPS5574091A (en) | 1980-06-04 |
| JPS6111438B2 true JPS6111438B2 (ja) | 1986-04-02 |
Family
ID=15459624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14874378A Granted JPS5574091A (en) | 1978-11-30 | 1978-11-30 | Device for firing discharge lamp |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5574091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328041U (ja) * | 1989-04-12 | 1991-03-20 | ||
| US10815976B2 (en) | 2017-11-27 | 2020-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Actuator device |
-
1978
- 1978-11-30 JP JP14874378A patent/JPS5574091A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328041U (ja) * | 1989-04-12 | 1991-03-20 | ||
| US10815976B2 (en) | 2017-11-27 | 2020-10-27 | Panasonic Intellectual Property Management Co., Ltd. | Actuator device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5574091A (en) | 1980-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023516A (en) | Discharge lamp operation apparatus | |
| US3771012A (en) | Battery protective circuit for emergency lighting systems | |
| US3222572A (en) | Apparatus for operating electric discharge devices | |
| US4385347A (en) | Power supply | |
| US4029993A (en) | Two level inverter circuit | |
| US4783729A (en) | Automatic voltage doubler switch | |
| JPH02246740A (ja) | 電源バックアップ回路 | |
| US4347462A (en) | Discharge lamp lighting device | |
| US3115610A (en) | Transistor relaxation oscillator fence charger | |
| JPS6111438B2 (ja) | ||
| JPH0357694B2 (ja) | ||
| KR950020832A (ko) | 스위치에 의해 제어되는 타이머장치 | |
| US4132923A (en) | Circuit for light-integrator-controlled electronic flash unit | |
| JP2000139075A (ja) | スイッチング電源装置 | |
| JPS6120997B2 (ja) | ||
| KR900007386B1 (ko) | 램프 점멸 제어회로 | |
| RU1808561C (ru) | Источник питани сварочной дуги | |
| SU723736A1 (ru) | Регул тор однофазного напр жени | |
| JPH04350Y2 (ja) | ||
| JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| US4441069A (en) | Self-extinguishing load driving system | |
| KR880002077Y1 (ko) | 휘발성 메모리용 전원자동전환장치 | |
| JPS6126196B2 (ja) | ||
| JPH02731Y2 (ja) | ||
| JPS6325679Y2 (ja) |