JPS61114563A - 集積回路容器 - Google Patents
集積回路容器Info
- Publication number
- JPS61114563A JPS61114563A JP59236218A JP23621884A JPS61114563A JP S61114563 A JPS61114563 A JP S61114563A JP 59236218 A JP59236218 A JP 59236218A JP 23621884 A JP23621884 A JP 23621884A JP S61114563 A JPS61114563 A JP S61114563A
- Authority
- JP
- Japan
- Prior art keywords
- package
- integrated circuit
- heat
- semiconductor chip
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は、集積回路容器に関するものである。
(従来技術)
近年集積回路がますます高速化、高集積化するに伴ない
動作時の消費電力が上昇し半導体チップ温度も上昇する
傾向にある。ところが一般に安定な動作をさせるため、
また信頼性を保つためには、チップ温度の上昇を抑える
ことが要求される。
動作時の消費電力が上昇し半導体チップ温度も上昇する
傾向にある。ところが一般に安定な動作をさせるため、
また信頼性を保つためには、チップ温度の上昇を抑える
ことが要求される。
そこで、従来は、半導体チップが発生する熱をチップの
搭載されているパッケージを介して外部雰囲気へ放散さ
せる効率を向上させるため、熱伝導度の高いパッケージ
材料を使用したり放熱のための特別な部品を取シ付けて
対応してきた。しかし、このような方法では、製造費用
が高価になったシ、製造工程が長くなったりする等の欠
点があった0 (発明の目的) 本発明の目的は、熱放散特性のよい集積回路容器を提供
することである。
搭載されているパッケージを介して外部雰囲気へ放散さ
せる効率を向上させるため、熱伝導度の高いパッケージ
材料を使用したり放熱のための特別な部品を取シ付けて
対応してきた。しかし、このような方法では、製造費用
が高価になったシ、製造工程が長くなったりする等の欠
点があった0 (発明の目的) 本発明の目的は、熱放散特性のよい集積回路容器を提供
することである。
(発明の構成)
本発明の集積回路容器は、表面に複数の突起を有するこ
とを特徴とするプラスチック モールデッド集積回路容
器である。
とを特徴とするプラスチック モールデッド集積回路容
器である。
(作用)(発明の効果)
半導体チップの発生した熱はパッケージ中を伝導し、そ
の表面から雰囲気へ放散するが、この放散する熱は、表
面積の大きい程効率が高い。従って本発明の容器は、表
面に複数の突起を持つことで表面積を広げて、熱放散効
率を高め、その結果半導体チップの温度上昇を小さくす
る効果がある。
の表面から雰囲気へ放散するが、この放散する熱は、表
面積の大きい程効率が高い。従って本発明の容器は、表
面に複数の突起を持つことで表面積を広げて、熱放散効
率を高め、その結果半導体チップの温度上昇を小さくす
る効果がある。
(実施例)
以下第1図に示す本発明の一実施例を用いて説明する。
本例は、デュアルインラインパッケージ(DIP)と呼
ばれる一般的な集積回路容器の上側表面に円柱状の突起
を持たせたものである。第2図にその簡単な断面図と半
導体チップからの熱放散経路を示す。
ばれる一般的な集積回路容器の上側表面に円柱状の突起
を持たせたものである。第2図にその簡単な断面図と半
導体チップからの熱放散経路を示す。
半導体チップ1で発生した熱は、パッケージ材3を伝導
してパッケージ表面に達する。1つの経路は、パッケー
ジを構成する一要素であるリード2を介して表面へ伝わ
シ、さらにパッケージを搭載したプリント板またはソケ
ットへ放散するものであシ、これは、従来のものとまっ
たく同様である。第2の経路はプラスチックのパッケー
ジ材を介して表面へ伝わシ、さらにその表面から外部雰
囲気中へ放散するものである。この第2の経路では、プ
ラスチック中での熱伝導に加えて表面での熱の放散の効
率の良否が問題となる。
してパッケージ表面に達する。1つの経路は、パッケー
ジを構成する一要素であるリード2を介して表面へ伝わ
シ、さらにパッケージを搭載したプリント板またはソケ
ットへ放散するものであシ、これは、従来のものとまっ
たく同様である。第2の経路はプラスチックのパッケー
ジ材を介して表面へ伝わシ、さらにその表面から外部雰
囲気中へ放散するものである。この第2の経路では、プ
ラスチック中での熱伝導に加えて表面での熱の放散の効
率の良否が問題となる。
これに対し従来の表面に突起のない集積回路容器の場合
には、第1図に示した本発明の一実施例に比べ、明らか
にその表面積が小さい。表面積の大きい程表面からの熱
放散は大きいから、本発明による第1図に示した容器の
方が突起4を複数個有しているので、容器全体から放散
される熱が大きいことになる。従って、半導体チップの
消費電力が同じであれば、本発明の容器に搭載した半導
体チップの方が雰囲気温度に対する温度上昇分を小さく
することができる。
には、第1図に示した本発明の一実施例に比べ、明らか
にその表面積が小さい。表面積の大きい程表面からの熱
放散は大きいから、本発明による第1図に示した容器の
方が突起4を複数個有しているので、容器全体から放散
される熱が大きいことになる。従って、半導体チップの
消費電力が同じであれば、本発明の容器に搭載した半導
体チップの方が雰囲気温度に対する温度上昇分を小さく
することができる。
プラスチ、り・モールデッド・パッケージでは、金型に
材料を注入して成形するので、金型に窪みを設けておけ
ば、従来の容器と同様の方法で容易に本発明の容器を実
現できる。さらに、特に放熱特性を改善するため特別な
部品を取シ付け、表面積を広げることがあるが、本発明
によれば、このような付加的な手段を講じないでも、放
熱特性の改善がはかれることになる。
材料を注入して成形するので、金型に窪みを設けておけ
ば、従来の容器と同様の方法で容易に本発明の容器を実
現できる。さらに、特に放熱特性を改善するため特別な
部品を取シ付け、表面積を広げることがあるが、本発明
によれば、このような付加的な手段を講じないでも、放
熱特性の改善がはかれることになる。
(発明のまとめ)
以上述べたように表面に複数の突起を持たせることでプ
ラスチック・モールデッド・集積回路容器の熱放散特性
が容易に改善できることになる。
ラスチック・モールデッド・集積回路容器の熱放散特性
が容易に改善できることになる。
なお、これまでの説明では、DIPを用いたが、他の形
状の容器に対しても同様の効果があること、また突起の
形状を円柱としたが、これは、外部からの強制空冷の効
率が良い例として示した鷹でで、他の形状であっても同
様の効果が期待できること、さらに、容器外部は、空気
でなくても流体であれば本発明の作用は、同じであるこ
とは、明らかで° ある。
状の容器に対しても同様の効果があること、また突起の
形状を円柱としたが、これは、外部からの強制空冷の効
率が良い例として示した鷹でで、他の形状であっても同
様の効果が期待できること、さらに、容器外部は、空気
でなくても流体であれば本発明の作用は、同じであるこ
とは、明らかで° ある。
第1図は本発明をデュアルイン2インバ、ケージへ適用
した一実施例を示す斜視図、第2図は該実施例をx−x
’で切った断面図である。波線は熱伝導経路を示す。 1・・・・・・半導体チップ、2・・・・・・リード、
3・・・・・・パッケージ材、4・・・・・・パッケー
ジ材に形成された突起である。 代理人 弁理士 内 原 皿 ′−臼
曳 第2図
した一実施例を示す斜視図、第2図は該実施例をx−x
’で切った断面図である。波線は熱伝導経路を示す。 1・・・・・・半導体チップ、2・・・・・・リード、
3・・・・・・パッケージ材、4・・・・・・パッケー
ジ材に形成された突起である。 代理人 弁理士 内 原 皿 ′−臼
曳 第2図
Claims (1)
- 表面に複数の突起を有することを特徴とするプラスチッ
クモールデッドの集積回路容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236218A JPS61114563A (ja) | 1984-11-09 | 1984-11-09 | 集積回路容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236218A JPS61114563A (ja) | 1984-11-09 | 1984-11-09 | 集積回路容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114563A true JPS61114563A (ja) | 1986-06-02 |
Family
ID=16997528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236218A Pending JPS61114563A (ja) | 1984-11-09 | 1984-11-09 | 集積回路容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114563A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650593A (en) * | 1994-05-26 | 1997-07-22 | Amkor Electronics, Inc. | Thermally enhanced chip carrier package |
| US5827999A (en) * | 1994-05-26 | 1998-10-27 | Amkor Electronics, Inc. | Homogeneous chip carrier package |
| US7273769B1 (en) * | 2000-08-16 | 2007-09-25 | Micron Technology, Inc. | Method and apparatus for removing encapsulating material from a packaged microelectronic device |
| WO2012037263A1 (en) * | 2010-09-14 | 2012-03-22 | Qualcomm Incorporated | Electronic packaging with a variable thickness mold cap |
-
1984
- 1984-11-09 JP JP59236218A patent/JPS61114563A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650593A (en) * | 1994-05-26 | 1997-07-22 | Amkor Electronics, Inc. | Thermally enhanced chip carrier package |
| US5827999A (en) * | 1994-05-26 | 1998-10-27 | Amkor Electronics, Inc. | Homogeneous chip carrier package |
| US7273769B1 (en) * | 2000-08-16 | 2007-09-25 | Micron Technology, Inc. | Method and apparatus for removing encapsulating material from a packaged microelectronic device |
| US7405487B2 (en) * | 2000-08-16 | 2008-07-29 | Micron Technology, Inc. | Method and apparatus for removing encapsulating material from a packaged microelectronic device |
| WO2012037263A1 (en) * | 2010-09-14 | 2012-03-22 | Qualcomm Incorporated | Electronic packaging with a variable thickness mold cap |
| US8753926B2 (en) | 2010-09-14 | 2014-06-17 | Qualcomm Incorporated | Electronic packaging with a variable thickness mold cap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155579A (en) | Molded heat sink for integrated circuit package | |
| CN110637360B (zh) | 用于2.5d/3d ic封装的定点冷却的热电冷却器(tec) | |
| US6369455B1 (en) | Externally-embedded heat-dissipating device for ball grid array integrated circuit package | |
| US6114761A (en) | Thermally-enhanced flip chip IC package with extruded heatspreader | |
| US6225695B1 (en) | Grooved semiconductor die for flip-chip heat sink attachment | |
| US5254500A (en) | Method for making an integrally molded semiconductor device heat sink | |
| US5489801A (en) | Quad flat package heat slug composition | |
| US5200809A (en) | Exposed die-attach heatsink package | |
| US6867974B2 (en) | Heat-dissipating device | |
| US6700783B1 (en) | Three-dimensional stacked heat spreader assembly for electronic package and method for assembling | |
| US6236116B1 (en) | Semiconductor device having a built-in heat sink and process of manufacturing same | |
| KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
| US6081028A (en) | Thermal management enhancements for cavity packages | |
| JP7551571B2 (ja) | 半導体モジュール | |
| US4947237A (en) | Lead frame assembly for integrated circuits having improved heat sinking capabilities and method | |
| KR102515014B1 (ko) | 자연 대류 유도형 방열판 및 이를 구비한 반도체 패키지 | |
| JPS61114563A (ja) | 集積回路容器 | |
| JPS6281735A (ja) | 放熱フインを一体化したパツケ−ジ | |
| JP2003060140A (ja) | ヒートシンクおよび放熱装置 | |
| KR20020039010A (ko) | 방열판을 갖는 이중 칩 패키지 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| KR20050050557A (ko) | 열 소산이 향상된 플라스틱 이중 직렬 패키징 | |
| KR100213453B1 (ko) | 고방열용 반도체칩 패키지 | |
| JPH0521666A (ja) | ヒートシンク付半導体パツケージ |