JPS61119029A - 水素化アモルフアス半導体薄膜の製造方法 - Google Patents
水素化アモルフアス半導体薄膜の製造方法Info
- Publication number
- JPS61119029A JPS61119029A JP59241091A JP24109184A JPS61119029A JP S61119029 A JPS61119029 A JP S61119029A JP 59241091 A JP59241091 A JP 59241091A JP 24109184 A JP24109184 A JP 24109184A JP S61119029 A JPS61119029 A JP S61119029A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate electrode
- film thickness
- bias voltage
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、太陽電池等に用いられる水素化アモルファス
゛半導体薄膜の製造方法に関するものであり、特に該Ｆ
ｉ、膜の特性を良好な状態で維持したまま膜厚分布を制
御Ｊる方法に関するものである。
゛半導体薄膜の製造方法に関するものであり、特に該Ｆ
ｉ、膜の特性を良好な状態で維持したまま膜厚分布を制
御Ｊる方法に関するものである。
従来、例えば水素化アモルファスシリコン（以下ａ−３
ｉ：Ｈと略記する＞ ＩＩ！は一般にプラズマ中でのシ
ラン（ＳｉＨ＜）ガスの化学反応を用いてプラズマＣＶ
Ｄや反応性スパッタリング等で作成される（例えば、特
開昭５９−２７５２２号公４ｉｇ）。プラズマＣＶＤ装
置を使って作成する場合、シランガスの存在下にグロー
放電せしめてシランガスを分解し、基板上にａ−３ｉ：
Ｈ膜を成長させるものであり、グロー放電させる電源は
高周波電源や直流電源が考えられる。
ｉ：Ｈと略記する＞ ＩＩ！は一般にプラズマ中でのシ
ラン（ＳｉＨ＜）ガスの化学反応を用いてプラズマＣＶ
Ｄや反応性スパッタリング等で作成される（例えば、特
開昭５９−２７５２２号公４ｉｇ）。プラズマＣＶＤ装
置を使って作成する場合、シランガスの存在下にグロー
放電せしめてシランガスを分解し、基板上にａ−３ｉ：
Ｈ膜を成長させるものであり、グロー放電させる電源は
高周波電源や直流電源が考えられる。
この場合、均一なａ−３ｉ：Ｈ膜を生成するために電極
を回転させる方法等により、±１０％程度の精度で均一
なａ−３ｉ：Ｈ膜が得られているが、どうしても回転電
極の径方向に対する膜厚のバラツキが制御できず、太き
（なってしまうことがある。
を回転させる方法等により、±１０％程度の精度で均一
なａ−３ｉ：Ｈ膜が得られているが、どうしても回転電
極の径方向に対する膜厚のバラツキが制御できず、太き
（なってしまうことがある。
本発明は、電極の径方向に対する膜厚のバラツキを小さ
くでき、さらに任意の膜厚分布を得る方法の提供を目的
とするものである。
くでき、さらに任意の膜厚分布を得る方法の提供を目的
とするものである。
上記目的を達成するために、本発明は基板電極とパワー
電極の間に高周波電源の電力によりグロー放電を発生さ
せると共に、−板電極に直流電源を接続し、さらにパワ
ー電極にコイルを接続する。
電極の間に高周波電源の電力によりグロー放電を発生さ
せると共に、−板電極に直流電源を接続し、さらにパワ
ー電極にコイルを接続する。
その結果、負のバイアス電圧を印加すると、中央付近が
くぼんでプラズマが基板電極から遠ざかるため、中央付
近の膜厚が小さくなり外周は太きくなる。逆に正のバイ
アス電圧を印加すると、中央付近の膜厚が大きく外周は
小さくなる。また、電圧を印加しないと全体に均一の膜
厚が得られる。
くぼんでプラズマが基板電極から遠ざかるため、中央付
近の膜厚が小さくなり外周は太きくなる。逆に正のバイ
アス電圧を印加すると、中央付近の膜厚が大きく外周は
小さくなる。また、電圧を印加しないと全体に均一の膜
厚が得られる。
これは、コイルを接続したことにより、プラズマが安定
すると共に、バイアス電圧を印加することによりプラズ
マが形状をかえて移動するためである。
すると共に、バイアス電圧を印加することによりプラズ
マが形状をかえて移動するためである。
以下本発明の一実施例を示す直流電圧バイアス型プラズ
マＣＶＤ装置の概略図を第１図に示す。
マＣＶＤ装置の概略図を第１図に示す。
加熱用ヒーターを有する基板電極１とパワー電極２の間
に高周波電源４の電力によりグロー放電を発生せしめる
プラズマＣＶＤ装置において、基板電極ｌに直流型？Ｍ
ｓを接続し、パワー電極２にコイルＩＯを接続すること
により、高周波放電中に直流電圧を印加し、直流電源８
、基板電極ｌ、バラ−電極２、コイル１０なる直流回路
を形成する構成を有する。なお、５ａ、５ｂは絶縁体、
６は容器壁、７は原料ガス導入管、９は基板である。
に高周波電源４の電力によりグロー放電を発生せしめる
プラズマＣＶＤ装置において、基板電極ｌに直流型？Ｍ
ｓを接続し、パワー電極２にコイルＩＯを接続すること
により、高周波放電中に直流電圧を印加し、直流電源８
、基板電極ｌ、バラ−電極２、コイル１０なる直流回路
を形成する構成を有する。なお、５ａ、５ｂは絶縁体、
６は容器壁、７は原料ガス導入管、９は基板である。
このプラズマＣＶＤ装置を用いたａ−３ｉ：Ｈ薄膜の具
体的な作成実施例を以下に記す。
体的な作成実施例を以下に記す。
（１）油拡散ポンプにてｌＸｌ０−’Ｐａ（７゜５Ｘ１
０ ’ｔｏｒｒ）程度にまで高真空引きした後、ガス
導入ロアより、シランガス（ＳｉＨ４，１００％）を反
応室内に導入する。このとき基板電極１は、埋込みヒー
タにより、２５０“Ｃ程度に加熱されている。
０ ’ｔｏｒｒ）程度にまで高真空引きした後、ガス
導入ロアより、シランガス（ＳｉＨ４，１００％）を反
応室内に導入する。このとき基板電極１は、埋込みヒー
タにより、２５０“Ｃ程度に加熱されている。
（２）内部圧力を４０Ｐａ （０，３ｔｏｒｒ）に安
定させた後、高周波電源４、整合器３を用いて、高周波
グロー放電を生じせしめる。
定させた後、高周波電源４、整合器３を用いて、高周波
グロー放電を生じせしめる。
（３） 直流電源８にて、所定の電圧を基板電極１に
印加しながら、基板９上にａ−３ｉ：Ｈ薄膜の作成をお
こなう。
印加しながら、基板９上にａ−３ｉ：Ｈ薄膜の作成をお
こなう。
このようにして作成したａ −Ｓ ｉ ： Ｈｉｌｌは
、高周波電力密度０．０４Ｗ／ｃＴＩｔの時、印加バイ
アス電圧の変化により高品位な膜質を維持しつつ、しか
も任意の膜厚分布を得られることが判明した。
、高周波電力密度０．０４Ｗ／ｃＴＩｔの時、印加バイ
アス電圧の変化により高品位な膜質を維持しつつ、しか
も任意の膜厚分布を得られることが判明した。
第２図に、基板電極１上でのａ−３ｉ：Ｈ薄膜の膜厚分
布を基Ｆｉ電極中心からの距離を横軸に、成膜速度を縦
軸に、直流バイアス電圧をパラメータとじて示した。こ
こで、基板電極径はφ３１０１である。
布を基Ｆｉ電極中心からの距離を横軸に、成膜速度を縦
軸に、直流バイアス電圧をパラメータとじて示した。こ
こで、基板電極径はφ３１０１である。
この図において、基板電極１を接地しているときは、成
膜速度の電極中心からの距離に対する依存性はみられな
い。さらに放射方向での成膜速度のバラツキは±５％以
内に抑えられている。しかしながら、直流バイアス電圧
を正あるいは負にすることにより、成膜速度に電極中心
からの距離に対する依存性があられれる。すなわち直流
バイアス電圧を正にすると、基板電極の中心付近から外
側になるにしたがって、成膜速度は小さくなる。
膜速度の電極中心からの距離に対する依存性はみられな
い。さらに放射方向での成膜速度のバラツキは±５％以
内に抑えられている。しかしながら、直流バイアス電圧
を正あるいは負にすることにより、成膜速度に電極中心
からの距離に対する依存性があられれる。すなわち直流
バイアス電圧を正にすると、基板電極の中心付近から外
側になるにしたがって、成膜速度は小さくなる。
また接地時の成膜速度は５人／ ｓ ｅ ｃであるのに
対して、正バイアス時には、２．５〜３．３人／ ｓ
ｅ ｃと小さくなる。さらにバイアス電圧値が大きくな
るにしたがい、成膜速度は小さくなる。
対して、正バイアス時には、２．５〜３．３人／ ｓ
ｅ ｃと小さくなる。さらにバイアス電圧値が大きくな
るにしたがい、成膜速度は小さくなる。
次に直流バイアス電圧が負の場合について検討する。こ
の場合は、正バイアス時とは逆に外側になるにしたがっ
て成膜速度は大きくなる傾向を示す。しかし、全体的な
成膜速度は、１．５〜３．３人／ ｓ ｅ Ｃと小さく
なり、正バイアス時と同じ様な傾向を示す。またバイア
ス電圧値が大きくなるにしたがって、成膜壊変は小さく
なり、これも正バイアス時と同じ傾向を示している。
の場合は、正バイアス時とは逆に外側になるにしたがっ
て成膜速度は大きくなる傾向を示す。しかし、全体的な
成膜速度は、１．５〜３．３人／ ｓ ｅ Ｃと小さく
なり、正バイアス時と同じ様な傾向を示す。またバイア
ス電圧値が大きくなるにしたがって、成膜壊変は小さく
なり、これも正バイアス時と同じ傾向を示している。
第３図に直流バイアス電圧に対するＥＳＲ（電子−スピ
ン共鳴）スピン密度の変化を示す。同図からａ−３ｉ：
Ｈ薄膜の膜質は、直流バイアス電圧に影響を受けず、〜
１０１６ｓｐｉｎｓ／−の良好なものであることがわか
る。
ン共鳴）スピン密度の変化を示す。同図からａ−３ｉ：
Ｈ薄膜の膜質は、直流バイアス電圧に影響を受けず、〜
１０１６ｓｐｉｎｓ／−の良好なものであることがわか
る。
次に、上記結果について検討する。通常のプラズマＣＶ
Ｄでは、パワー電極２に自己バイアス電圧Ｖｓ （＜０
）がかかる。本発明に用いた装置では、パワー電極をコ
イル１０で接地しているので、Ｖｓ＝ＯＶとなる。この
ため、基板電極１を接地しているとき、すなわちバイア
ス電圧Ｖｂｉａｓ−〇Ｖのときは、パワー電極と基板電
極の間のポテンシャル分布は、対称となり、最大の成膜
速度を有する。しかるに、基板電極にバイアス電圧を印
加すると、コイルｌＯを流れる電極上の電流の分布差か
ら、その対称性がくずれ成膜速度の減少が生じる。これ
は、反応容器壁６へのパワーロスにより生じるものであ
り、プラズマが基板電極より遠ざかる現象として観察さ
れる。
Ｄでは、パワー電極２に自己バイアス電圧Ｖｓ （＜０
）がかかる。本発明に用いた装置では、パワー電極をコ
イル１０で接地しているので、Ｖｓ＝ＯＶとなる。この
ため、基板電極１を接地しているとき、すなわちバイア
ス電圧Ｖｂｉａｓ−〇Ｖのときは、パワー電極と基板電
極の間のポテンシャル分布は、対称となり、最大の成膜
速度を有する。しかるに、基板電極にバイアス電圧を印
加すると、コイルｌＯを流れる電極上の電流の分布差か
ら、その対称性がくずれ成膜速度の減少が生じる。これ
は、反応容器壁６へのパワーロスにより生じるものであ
り、プラズマが基板電極より遠ざかる現象として観察さ
れる。
しかしながら、正バイアスと負バイアスでは、基板電極
付近に生じる電界の方向が異なる。すなわち正バイナス
領域では、プラズマ中の電子を基板電極へ近づける様な
電界が生じ、逆に負バイアス領域では、プラズマ中の電
子を基板電極から遠ざける様な電界が生じる。このこと
もプラズマと基板電極逅の距離に影響を与えるものと考
えられる。すなわち正バイアス領域では、プラズマは基
板電極に近づき、負バイアス領域では基板電極より遠く
なろうとする。これは、基板電極中心付近での成膜速度
の差として観察される。すなわち正バイアス時の成膜速
度は、負バイアス時の成膜速度より大きい。
付近に生じる電界の方向が異なる。すなわち正バイナス
領域では、プラズマ中の電子を基板電極へ近づける様な
電界が生じ、逆に負バイアス領域では、プラズマ中の電
子を基板電極から遠ざける様な電界が生じる。このこと
もプラズマと基板電極逅の距離に影響を与えるものと考
えられる。すなわち正バイアス領域では、プラズマは基
板電極に近づき、負バイアス領域では基板電極より遠く
なろうとする。これは、基板電極中心付近での成膜速度
の差として観察される。すなわち正バイアス時の成膜速
度は、負バイアス時の成膜速度より大きい。
また、基板電極中心から遠くなるにしたがって、成膜速
度の差はなくなってくる。これは位置が基板電極中心か
ら遠ざかることにより、反応容器壁（接地）の影響で、
先に述べた電界の効果が小さくなるために、非対称性の
みの効果が現れてくるからと考えられる。
度の差はなくなってくる。これは位置が基板電極中心か
ら遠ざかることにより、反応容器壁（接地）の影響で、
先に述べた電界の効果が小さくなるために、非対称性の
みの効果が現れてくるからと考えられる。
上記のような理由により、
（ｉ）正バイアス時には、基板電極中心付近の成膜速度
は、外側付近のそれより大きい。
は、外側付近のそれより大きい。
（ｉｉ）負バイアス時には、基板電極中心付近の成膜速
度は、外側付近のそれより小さい。
度は、外側付近のそれより小さい。
のような現象が生じる。
以上述べたように本発明によれば、パワー電極にコイル
を接続し、基板電極に直流電源を接続したので、電極の
径方向に対する膜厚の分布を任意に制御できると共に、
膜厚のバラツキを小さくすることもできる。
を接続し、基板電極に直流電源を接続したので、電極の
径方向に対する膜厚の分布を任意に制御できると共に、
膜厚のバラツキを小さくすることもできる。
第１図は本発明の一実施例を示す直流電圧バイアス型プ
ラズマＣＶＤ装置の構成図、 第２図は基板電極中心からの距離と直流バイアス電圧値
に対する成膜速度の変化を示す特性図、第３図はスピン
密度の直流バイアス電圧依存性を示す特性図である。 １・・・基板電極、２・・・パワー電極、３・・・整合
器、４・・・高周波電源、５ａ、５．ｂ・・・絶縁体、
６・・・容器壁、７・・・原料ガス導入管、８・・・直
流電源、９・・・基板、１０・・・コイル。
ラズマＣＶＤ装置の構成図、 第２図は基板電極中心からの距離と直流バイアス電圧値
に対する成膜速度の変化を示す特性図、第３図はスピン
密度の直流バイアス電圧依存性を示す特性図である。 １・・・基板電極、２・・・パワー電極、３・・・整合
器、４・・・高周波電源、５ａ、５．ｂ・・・絶縁体、
６・・・容器壁、７・・・原料ガス導入管、８・・・直
流電源、９・・・基板、１０・・・コイル。
Claims (3)
- （１）高周波電力供給電極と基板電極間に原料ガスを流
し、該電極間にグロー放電を発生させて前記原料ガスを
プラズマ状態とし、前記基板電極に保持された基板上に
アモルファス半導体の薄膜を成長するアモルファス半導
体薄膜の製造方法において、 前記高周波電極をコイルを介して接地し、 前記基板電極に直流バイアス電圧を印加し、該印加電圧
によって放射方向の成膜速度を制御することを特徴とす
る水素化アモルファス半導体薄膜の製造方法。 - （２）前記直流バイアス電圧を正とし、前記基板電極上
で放射方向の成膜速度を、中心付近で大きく、外側付近
で小さくなるように制御する特許請求の範囲第１項記載
の水素化アモルファス半導体薄膜の製造方法。 - （３）前記直流バイアス電圧を負とし、前記基板電極上
で放射方向の成膜速度を、中心付近で小さく、外側付近
で大きくなるように制御する特許請求の範囲第１項記載
の水素化アモルファス半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241091A JPS61119029A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241091A JPS61119029A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61119029A true JPS61119029A (ja) | 1986-06-06 |
Family
ID=17069150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241091A Pending JPS61119029A (ja) | 1984-11-14 | 1984-11-14 | 水素化アモルフアス半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119029A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291048A (ja) * | 1992-07-02 | 1994-10-18 | Nissin Electric Co Ltd | 薄膜形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158929A (ja) * | 1982-03-17 | 1983-09-21 | Kokusai Electric Co Ltd | プラズマ発生装置 |
-
1984
- 1984-11-14 JP JP59241091A patent/JPS61119029A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158929A (ja) * | 1982-03-17 | 1983-09-21 | Kokusai Electric Co Ltd | プラズマ発生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291048A (ja) * | 1992-07-02 | 1994-10-18 | Nissin Electric Co Ltd | 薄膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5238866A (en) | Plasma enhanced chemical vapor deposition process for producing an amorphous semiconductive surface coating | |
| KR100960978B1 (ko) | 플라즈마 제조 방법 및 장치 | |
| US5437895A (en) | Plasma CVD process for forming amorphous silicon thin film | |
| JPH06287760A (ja) | プラズマ処理装置及び処理方法 | |
| US6413876B1 (en) | Method for plasma processing high-speed semiconductor circuits with increased yield | |
| JPH0314907B2 (ja) | ||
| JPS61119029A (ja) | 水素化アモルフアス半導体薄膜の製造方法 | |
| US5558719A (en) | Plasma processing apparatus | |
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| US5718769A (en) | Plasma processing apparatus | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| US5902405A (en) | Plasma processing apparatus | |
| JP4470227B2 (ja) | 成膜方法及び薄膜トランジスタの作製方法 | |
| JPH0556648B2 (ja) | ||
| JPS6315348B2 (ja) | ||
| CN224123342U (zh) | 下电极组件及等离子体处理设备 | |
| JPS6063376A (ja) | 気相法堆積膜製造装置 | |
| US20260106108A1 (en) | Shaped ion blocker plate for indirect ccp | |
| JPH1174201A (ja) | 非単結晶半導体薄膜の製造方法 | |
| JPS6196723A (ja) | プラズマｃｖｄ装置 | |
| JP4656628B2 (ja) | プラズマ処理方法及び電子写真感光体の製造方法 | |
| JPH02119125A (ja) | アモルファスシリコンゲルマニウム薄膜の製造方法 | |
| JPS6256573A (ja) | 薄膜形成装置 | |
| JPS61284918A (ja) | プラズマ化学気相成長装置 | |
| JPH01252778A (ja) | 電子写真感光体製造装置 |