JPS6112103U - プログラマブル・コントロ−ラのｉ／ｏユニツト - Google Patents

プログラマブル・コントロ−ラのｉ／ｏユニツト

Info

Publication number
JPS6112103U
JPS6112103U JP9503884U JP9503884U JPS6112103U JP S6112103 U JPS6112103 U JP S6112103U JP 9503884 U JP9503884 U JP 9503884U JP 9503884 U JP9503884 U JP 9503884U JP S6112103 U JPS6112103 U JP S6112103U
Authority
JP
Japan
Prior art keywords
channel
terminal
signal
generating circuit
channel number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9503884U
Other languages
English (en)
Inventor
一寛 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP9503884U priority Critical patent/JPS6112103U/ja
Publication of JPS6112103U publication Critical patent/JPS6112103U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、この考案が適用されたＩ／Ｏユニットの要部
概要を示したブロック図である。 １・・・データパス端子、２・・・チャンネル指定端子
、３・・・チャンネル数問合せ端子、４・・・ステータ
ス間合せ端子、５・・・バスチェック端子、６・・・■
／、０識別信号発生回路、７・・・チャンネル数応答信
号発生回路、８・・・バスドライバ、９・・・入力読込
回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 データパスの各ビットに接続されるデータパス端子と； チャンネル指定信号ラインに接続されるチャンネル指定
    端子と； アドレスバスのチャンネル数問合せ用の複数ビットに接
    続されるチャンネル数問合せ端子と；アドレスバスのス
    テータス間合せビットに接続されるステータス間合せ端
    子と； チャンネル指定端子に供給される信号によりイネニブル
    され、かつ当該チャンネルのＩ／Ｏ識別信号を発生する
    Ｉ／Ｏ識別信号発生回路と；前記チャンネル指定端子に
    供給される信号によりイネーブルされ、かつ前記チャン
    ネル数問合せ端子に供給される信号内容に応じてチャン
    ネル数応答信号を発生するチャンネル数応答信号発生回
    路と； 前記ステータス間合せ端子に供給される信号に応答して
    、前記Ｉ／Ｏ識別信号発生回路およびチャンネル数応答
    信号発生回路の各出力をそれぞれデータパスの特定２ビ
    ットに送出するバスドライバとを具備してなることを特
    徴とするフ賜グラマブル参コントローラのＩ／Ｏユニッ
    ト。
JP9503884U 1984-06-25 1984-06-25 プログラマブル・コントロ−ラのｉ／ｏユニツト Pending JPS6112103U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9503884U JPS6112103U (ja) 1984-06-25 1984-06-25 プログラマブル・コントロ−ラのｉ／ｏユニツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9503884U JPS6112103U (ja) 1984-06-25 1984-06-25 プログラマブル・コントロ−ラのｉ／ｏユニツト

Publications (1)

Publication Number Publication Date
JPS6112103U true JPS6112103U (ja) 1986-01-24

Family

ID=30653974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9503884U Pending JPS6112103U (ja) 1984-06-25 1984-06-25 プログラマブル・コントロ−ラのｉ／ｏユニツト

Country Status (1)

Country Link
JP (1) JPS6112103U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045U (ja) * 1990-04-11 1992-01-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045U (ja) * 1990-04-11 1992-01-06

Similar Documents

Publication Publication Date Title
JPS6112103U (ja) プログラマブル・コントロ−ラのｉ／ｏユニツト
JPS5863634U (ja) Ｉ／ｏデバイスコントロ−ラ
JPS60129013U (ja) 絶縁母線
JPS5836445U (ja) デ−タ選択回路
JPS59169176U (ja) 端子付きリモ−トコントロ−ル装置
JPS6116653U (ja) 入出力回路
JPS60173199U (ja) Ｉｃメモリユニツト
JPS5816955U (ja) Ｐｃｍ信号発生装置
JPS58533U (ja) トランス結合受信回路
JPS60190138U (ja) 配線方法
JPS6115826U (ja) デイレ−ライン素子
JPS6076444U (ja) プリンタ出力制御装置
JPS61163489U (ja)
JPS59134849U (ja) 低位優先回路
JPS60140102U (ja) デ−タ処理装置
JPS58522U (ja) パルス幅整形回路
JPS58170100U (ja) メモリ装置
JPS5992940U (ja) パリテイ・チエツク回路
JPH0255330U (ja)
JPS58142733U (ja) 車載電子機器用ワンチツプ・マイコンの入出力ポ−ト多重化回路
JPS60149261U (ja) 端末機用分岐装置
JPS6020658U (ja) 情報処理装置
JPS59187225U (ja) デイレイ調整回路
JPS594476U (ja) ７セグメントｌｅｄ判定回路
JPS60651U (ja) リミツタ回路