JPS6112143A - 伝搬歪補償回路 - Google Patents
伝搬歪補償回路Info
- Publication number
- JPS6112143A JPS6112143A JP59130906A JP13090684A JPS6112143A JP S6112143 A JPS6112143 A JP S6112143A JP 59130906 A JP59130906 A JP 59130906A JP 13090684 A JP13090684 A JP 13090684A JP S6112143 A JPS6112143 A JP S6112143A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- compensation
- phase
- propagation distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多値ディジタル無線通信システム等に於いて
、フェージング等による伝搬歪を補償する伝搬歪補償回
路に関するものである。
、フェージング等による伝搬歪を補償する伝搬歪補償回
路に関するものである。
マイクロ波帯を使用して、１６値や６４値等の多値直交
振幅変調方式による多値ディジタル無線通信を行うシス
テムに於いては、直接波と干渉波とによる周波数選外性
のフェージングを受けることが多く、このようなフェー
ジングによる伝搬歪によって、受信誤りが一生し易くな
る。そこで、このような伝搬歪を補償する為の構成が既
に種々提案されている。
振幅変調方式による多値ディジタル無線通信を行うシス
テムに於いては、直接波と干渉波とによる周波数選外性
のフェージングを受けることが多く、このようなフェー
ジングによる伝搬歪によって、受信誤りが一生し易くな
る。そこで、このような伝搬歪を補償する為の構成が既
に種々提案されている。
第５図は、先に提案された伝搬歪補償回路の要部ブロッ
ク図であり、１は等化回路、２は識別回路、３は１ピン
ト分の遅延回路、４．５は乗算図 “路、６．
７は積分回路、１１は合成回路、１２は遅延回路、１３
．１４は乗算回路、１５はハイブリッド回路である。受
信信号は、合成回路１１に於いて補償信号と合成され、
識別回路２に加えられる。この識別回路２は、搬送波再
生手段、復調手段、レベル識別手段等を含み、受信信号
波が直交変調波であれば、同相と直交との再生搬送波に
より同相信号と直交信号とに復調され、それぞれレベル
識別によって同相データＩＤと直交データＱＤとが出力
される。又その識別過程に於いて、正規の信号に対して
の誤差分を示す誤差信号ε１、ε。が出力される。
ク図であり、１は等化回路、２は識別回路、３は１ピン
ト分の遅延回路、４．５は乗算図 “路、６．
７は積分回路、１１は合成回路、１２は遅延回路、１３
．１４は乗算回路、１５はハイブリッド回路である。受
信信号は、合成回路１１に於いて補償信号と合成され、
識別回路２に加えられる。この識別回路２は、搬送波再
生手段、復調手段、レベル識別手段等を含み、受信信号
波が直交変調波であれば、同相と直交との再生搬送波に
より同相信号と直交信号とに復調され、それぞれレベル
識別によって同相データＩＤと直交データＱＤとが出力
される。又その識別過程に於いて、正規の信号に対して
の誤差分を示す誤差信号ε１、ε。が出力される。
識別回路２からの同相及び直交成分の誤差信号ε１．ε
。と、遅延回路３により１ビット分遅延された同相デー
タＩＤとが乗算回路４，５にそれぞれ加えられ、乗算出
力はそれぞれ積分回路６゜７に加えられて積分され、同
相及び直交成分の制御信号Ｖ＋、Ｖｏとなって、等化回
路１の乗算回路１３．１４にそれぞれ加えられる。
。と、遅延回路３により１ビット分遅延された同相デー
タＩＤとが乗算回路４，５にそれぞれ加えられ、乗算出
力はそれぞれ積分回路６゜７に加えられて積分され、同
相及び直交成分の制御信号Ｖ＋、Ｖｏとなって、等化回
路１の乗算回路１３．１４にそれぞれ加えられる。
又識別回路２へ加えられる受信信号の一部は、遅延回路
１２を介してハイブリ・ノド回路１５に加えられ、０°
と９０°とに分配されて、それぞれ乗算回路１３．１４
に加えられ、制御信号■ｔ。
１２を介してハイブリ・ノド回路１５に加えられ、０°
と９０°とに分配されて、それぞれ乗算回路１３．１４
に加えられ、制御信号■ｔ。
ＶＱと乗算され、これらの乗算回路１３．１４の出力信
号は合成されて補償信号となり、合成回路１１に於いて
受信信号と合成され、受信信号に含まれる伝搬歪が補償
され、識別回路２に於けるアイパターンが開くことにな
る。
号は合成されて補償信号となり、合成回路１１に於いて
受信信号と合成され、受信信号に含まれる伝搬歪が補償
され、識別回路２に於けるアイパターンが開くことにな
る。
直接波に対する干渉波の遅延時間をτ、位相差をψ、振
幅比をρとすると、この伝送路の伝送特性Ｈ（ω）は、 で表される。従って、この伝送特性Ｈ（ω）の逆特性の
等化回路を用いれば、伝搬歪を補償することができる。
幅比をρとすると、この伝送路の伝送特性Ｈ（ω）は、 で表される。従って、この伝送特性Ｈ（ω）の逆特性の
等化回路を用いれば、伝搬歪を補償することができる。
そこで、前述の等化回路１の伝送特性Ｔ（ω）は、
で表されるものである。この等化回路１に於いては、振
幅比ρを調整することによりフェージングによるレベル
変化を補償し、位相差ψを調整することにより、フェー
ジングのディップの位置を補償することができることに
なる。
幅比ρを調整することによりフェージングによるレベル
変化を補償し、位相差ψを調整することにより、フェー
ジングのディップの位置を補償することができることに
なる。
又、積分回路６，７により乗算回路４，５の出力信号が
平滑化されて、制御信号Ｖ＋ 、Ｖａが形成され、この
制御信号Ｖ、、Ｖ。を、Ｖ、−Ｖ。
平滑化されて、制御信号Ｖ＋ 、Ｖａが形成され、この
制御信号Ｖ、、Ｖ。を、Ｖ、−Ｖ。
、Ｖ、−０とした時、即ち、直交誤差信号ε。が０の場
合、乗算回路１４の出力信号は０となるから、ハイブリ
ッド回路１５の０°の分配信号のみが合成回路１１に加
えられることになり、この時に帯域の中心周波数ｆｏの
位置にピークが生じるように、遅延回路１２の遅延時間
τを調整したとすると、Ｖ、＝Ｑ、ｖ、＝ｖ、、として
、乗算回路１３の出力信号を０とし、ハイブリッド回路
１５の９０°の分配信号のみを用いると、ピークが中心
周波数ｆ。からずれて、帯域内では一次傾斜の特性とな
る。従って、０°と９０゛とに分配した信号を制御信号
Ｖ、、Ｖ。により制御して、それらを合成することによ
り、誤差信号εＩ、ε。が零になるような補償信号が形
成されて、合成回路１１により、受信信号に含まれる伝
搬歪が補償されることになる。
合、乗算回路１４の出力信号は０となるから、ハイブリ
ッド回路１５の０°の分配信号のみが合成回路１１に加
えられることになり、この時に帯域の中心周波数ｆｏの
位置にピークが生じるように、遅延回路１２の遅延時間
τを調整したとすると、Ｖ、＝Ｑ、ｖ、＝ｖ、、として
、乗算回路１３の出力信号を０とし、ハイブリッド回路
１５の９０°の分配信号のみを用いると、ピークが中心
周波数ｆ。からずれて、帯域内では一次傾斜の特性とな
る。従って、０°と９０゛とに分配した信号を制御信号
Ｖ、、Ｖ。により制御して、それらを合成することによ
り、誤差信号εＩ、ε。が零になるような補償信号が形
成されて、合成回路１１により、受信信号に含まれる伝
搬歪が補償されることになる。
第６図は、中間周波帯の信号スペクトラムの一例を示し
、ｆｏは中心周波数、Ｗばナイキスト帯域、ΔＷはロー
ルオフの帯域を示し、ロールオフ率αは、α−ΔＷ／Ｗ
で表される。
、ｆｏは中心周波数、Ｗばナイキスト帯域、ΔＷはロー
ルオフの帯域を示し、ロールオフ率αは、α−ΔＷ／Ｗ
で表される。
前述のように、制御信号Ｖ、、Ｖ。を、ＶＩ−ＶＨ１Ｖ
ｏ＝Ｏとした時、第７図の（ａ）に示すよ・うに、中心
周波数ｆ。の位置にピークが生じるように遅延時間τを
調整し、ｖ、＝Ｏ１■。−■１とした時に、理想的には
、第７図の（ｂ）に示すように、中心周波数ｆｏから１
／４τの位置にピークが生じることにより、帯域内で一
次傾斜の特性が得られる。
ｏ＝Ｏとした時、第７図の（ａ）に示すよ・うに、中心
周波数ｆ。の位置にピークが生じるように遅延時間τを
調整し、ｖ、＝Ｏ１■。−■１とした時に、理想的には
、第７図の（ｂ）に示すように、中心周波数ｆｏから１
／４τの位置にピークが生じることにより、帯域内で一
次傾斜の特性が得られる。
乗算回路１３．１４にそれぞれ加える制御信号Ｖ＋、Ｖ
ｏを、Ｖ、＝ｖ Ｉ−、ＶＱ ＝Ｏとして、ハイブリッ
ド回路１５の０°の分配信号のみを用いた時に、帯域の
中心周波数ｆ。の位置にピークがくるように、遅延回路
１２の遅延時間τを選定するものであるが、この遅延時
間τは、中心周波数ｆｏに対して、τ＝ ｎ ／ ｆ
Ｏ＋Δτ（但し、ｎは任意の整数、Δτはｆｏの位置に
ピークがくる条件を満たす最小の遅延量）の間隔の離散
的な値を選択できるに過ぎないものであったから、■１
−〇、Ｖ、＝Ｖ、として９０゛分配信号のみを用いた時
に、帯域内に一次傾斜の特性を得ることが必ずしも可能
ではなかった。即ち、周波数選択性のフェージングによ
る伝搬歪を充分に補償することができなかった。
ｏを、Ｖ、＝ｖ Ｉ−、ＶＱ ＝Ｏとして、ハイブリッ
ド回路１５の０°の分配信号のみを用いた時に、帯域の
中心周波数ｆ。の位置にピークがくるように、遅延回路
１２の遅延時間τを選定するものであるが、この遅延時
間τは、中心周波数ｆｏに対して、τ＝ ｎ ／ ｆ
Ｏ＋Δτ（但し、ｎは任意の整数、Δτはｆｏの位置に
ピークがくる条件を満たす最小の遅延量）の間隔の離散
的な値を選択できるに過ぎないものであったから、■１
−〇、Ｖ、＝Ｖ、として９０゛分配信号のみを用いた時
に、帯域内に一次傾斜の特性を得ることが必ずしも可能
ではなかった。即ち、周波数選択性のフェージングによ
る伝搬歪を充分に補償することができなかった。
例えば、中心周波数ｆｏが７０ＭＨ２で、ナイキス；・
帯域Ｗが７．５ Ｍ Ｈｚの中間周波信号に対して、等
化回路１内の遅延回路１２の遅延時間τが、１５ （ｎ
ｓｅｃ）である場合、９０”の分配信号のみを用いたピ
ークは、中心周波数ｆｏから、１／４τ、即ち、１６．
７ＭＨｚずれて、５３．３ ＭＨｚとなる。この場合の
等化回路１の特性は、第８図に示すものとなる。同図に
於いて、振幅比ρをρ＝０．５とした時太線曲線ａ、ρ
＝０．７として時点線曲線ｂ、ρ−０，８とした時鎖線
曲線Ｃ１ρ＝０．９としたミニ点鎖線曲線ｄ、ρ−０，
９５とした時細線曲線ｅとなった。この第８図からも判
るように、中心周波数ｆｏに対して、±７．５ＭＨｚの
帯域内の変化量は、ρ＝０．９・５の場合に於いても僅
かであり、伝搬歪の充分な補償ができないことになる。
帯域Ｗが７．５ Ｍ Ｈｚの中間周波信号に対して、等
化回路１内の遅延回路１２の遅延時間τが、１５ （ｎ
ｓｅｃ）である場合、９０”の分配信号のみを用いたピ
ークは、中心周波数ｆｏから、１／４τ、即ち、１６．
７ＭＨｚずれて、５３．３ ＭＨｚとなる。この場合の
等化回路１の特性は、第８図に示すものとなる。同図に
於いて、振幅比ρをρ＝０．５とした時太線曲線ａ、ρ
＝０．７として時点線曲線ｂ、ρ−０，８とした時鎖線
曲線Ｃ１ρ＝０．９としたミニ点鎖線曲線ｄ、ρ−０，
９５とした時細線曲線ｅとなった。この第８図からも判
るように、中心周波数ｆｏに対して、±７．５ＭＨｚの
帯域内の変化量は、ρ＝０．９・５の場合に於いても僅
かであり、伝搬歪の充分な補償ができないことになる。
本発明は、最適な遅延時間を設定して、伝搬歪を充分に
補償できるようにすることを目的とするものである。
補償できるようにすることを目的とするものである。
本発明は、受信信号と補償信号とを合成して受信信号に
含まれる°伝搬歪を補償する合成回路と、同相データと
データ識別時の誤差信号とによって形成した制御信号に
より、０°と９０°との分配信号を制御する手段と、ピ
ーク周波数を設定する遅延回路と、前記補償信号の位相
を調整する移相回路とを、帰還ループを形成するように
接続したものである。
含まれる°伝搬歪を補償する合成回路と、同相データと
データ識別時の誤差信号とによって形成した制御信号に
より、０°と９０°との分配信号を制御する手段と、ピ
ーク周波数を設定する遅延回路と、前記補償信号の位相
を調整する移相回路とを、帰還ループを形成するように
接続したものである。
以下図面を参照して、本発明の実施例について詳細に説
明する。
明する。
第１図は、本発明の実施例の要部ブロック図であり、第
５図と同一符号は同一部分を示し、１６は移相回路であ
る。識別回路２により識別された同相データＩＤ及び誤
差信号ε０．ε。により、制゛御信号Ｖ＋、Ｖｏを形成
して、乗算回路１３゜１４により、０°及び９０°の分
配信号を制御して、補償信号を形成し、この補償信号を
合成回路ＩＩに加えて、受信信号に含まれる伝搬歪を補
償することは、前述の第５図と同様である。
５図と同一符号は同一部分を示し、１６は移相回路であ
る。識別回路２により識別された同相データＩＤ及び誤
差信号ε０．ε。により、制゛御信号Ｖ＋、Ｖｏを形成
して、乗算回路１３゜１４により、０°及び９０°の分
配信号を制御して、補償信号を形成し、この補償信号を
合成回路ＩＩに加えて、受信信号に含まれる伝搬歪を補
償することは、前述の第５図と同様である。
遅延回路１２とハイブリッド回路１５との間に接続した
移相回路１６は、遅延回路１２による遅延時間の設定の
制約を除き、その遅延時間τにかかわらず、補償信号を
所定の位相に調整できるようにしたものである。この移
相回路１６は、補償、 信号を形成する為の帰還ルー
プの任意の位置に接続することができるものであり、又
遅延回路１２についても同様である。又ハイブリッド回
路１５を同相ハイブリッド回路として、乗算回路１３゜
１４の出力信号を合成するハイブリッド回路を、９０°
ハイブリツド回路とすることもできる。
移相回路１６は、遅延回路１２による遅延時間の設定の
制約を除き、その遅延時間τにかかわらず、補償信号を
所定の位相に調整できるようにしたものである。この移
相回路１６は、補償、 信号を形成する為の帰還ルー
プの任意の位置に接続することができるものであり、又
遅延回路１２についても同様である。又ハイブリッド回
路１５を同相ハイブリッド回路として、乗算回路１３゜
１４の出力信号を合成するハイブリッド回路を、９０°
ハイブリツド回路とすることもできる。
遅延回路１２の遅延時間τを任意に選定できることにな
るから、伝搬歪を補償する為に最適な遅延時間とするこ
とが可能となる。そこで、ナイキスト帯域Ｗとロールオ
フ率αと遅延時間τとの関係を とすると、９０°分配信号のみを用いた時に生じるピー
クは、第６図に於けるナイキスト帯域Ｗの外側のロール
オフ帯域ΔＷ内になる。このように設定することによっ
て、帯域内の一次傾斜を太きくすることができる。
るから、伝搬歪を補償する為に最適な遅延時間とするこ
とが可能となる。そこで、ナイキスト帯域Ｗとロールオ
フ率αと遅延時間τとの関係を とすると、９０°分配信号のみを用いた時に生じるピー
クは、第６図に於けるナイキスト帯域Ｗの外側のロール
オフ帯域ΔＷ内になる。このように設定することによっ
て、帯域内の一次傾斜を太きくすることができる。
前記（３）式を書き替えると、
となる。このように遅延時間τを設定し、この遅延時間
τがｎ ／ ｆ １）＋Δτと異なることによる受信信
号と補償−信号との位相差を、移相回路１６により調整
して最適位相に調整するものである。
τがｎ ／ ｆ １）＋Δτと異なることによる受信信
号と補償−信号との位相差を、移相回路１６により調整
して最適位相に調整するものである。
移相回路１６としては、種々の構成を採用することが可
能であり、例えば、第２図に示すような無限移相回路を
用いることもできる。同図に於いて、２１は９０°ハイ
ブリツド回路、２２．２３は乗算回路、２４は同相ハイ
ブリッド回路であり、乗算回路２２．２３に加える制御
信号Ｖｃａ。
能であり、例えば、第２図に示すような無限移相回路を
用いることもできる。同図に於いて、２１は９０°ハイ
ブリツド回路、２２．２３は乗算回路、２４は同相ハイ
ブリッド回路であり、乗算回路２２．２３に加える制御
信号Ｖｃａ。
Ｖｃｂにより入力信号の位相を任意に調整することがで
きるものとなる。例えば、第３図に示すように、θの移
相を行う場合は、制御信号Ｖｃａをｃｏｃθ、制御信号
Ｖｃｂをｓｉｎθに比例した値とすれば良いことになる
。
きるものとなる。例えば、第３図に示すように、θの移
相を行う場合は、制御信号Ｖｃａをｃｏｃθ、制御信号
Ｖｃｂをｓｉｎθに比例した値とすれば良いことになる
。
第４図は、中心周波数ｆｏを７０ＭＨｚ、ナイキスト帯
域Ｗを７．５ Ｍ Ｈｚ 、遅延時間τを２５ｎｓｅｃ
とした時の特性曲線図であり、このような中心周波数ｆ
。とナイキスト帯域Ｗとに対して、ロールオフ率αを０
．５とすると、前述の（４）式の条件から、２２．２
ｎ ｓ ｅ ｃ≦τ≦３３．３ｎｓｅｃとなる。そこで
、前述のように、遅延時間τを２５ｎｓｅｃに選定した
ものであり、１／４τは１０ＭＨｚとなり、９０°分配
信号のみを用いた時のピークは６０ＭＴ（ｚの位置に生
じることになる。
域Ｗを７．５ Ｍ Ｈｚ 、遅延時間τを２５ｎｓｅｃ
とした時の特性曲線図であり、このような中心周波数ｆ
。とナイキスト帯域Ｗとに対して、ロールオフ率αを０
．５とすると、前述の（４）式の条件から、２２．２
ｎ ｓ ｅ ｃ≦τ≦３３．３ｎｓｅｃとなる。そこで
、前述のように、遅延時間τを２５ｎｓｅｃに選定した
ものであり、１／４τは１０ＭＨｚとなり、９０°分配
信号のみを用いた時のピークは６０ＭＴ（ｚの位置に生
じることになる。
そして、振幅比ρを第８図の場合と同様に、ρ−０，５
とした時太線曲線ａ、ρ−０，７とした時点線曲線ｂ、
ρ−０，８とした時鎖線曲線Ｃ１ρ−０，９とした時２
点鎖線曲線ｄ、ρ−０，９５とした時細線曲ｖＡｅで示
すものである。
とした時太線曲線ａ、ρ−０，７とした時点線曲線ｂ、
ρ−０，８とした時鎖線曲線Ｃ１ρ−０，９とした時２
点鎖線曲線ｄ、ρ−０，９５とした時細線曲ｖＡｅで示
すものである。
この第４図と前述の第８図とを比較すれば明らかなよう
に、第４図に於いては、帯域内の変化量が大きく、伝搬
歪の充分な補償を行うことができるものである。
に、第４図に於いては、帯域内の変化量が大きく、伝搬
歪の充分な補償を行うことができるものである。
以上説明したように、本発明は、受信信号と補償信号と
を合成して伝搬歪を補償する為の合成回路１１と、同相
データＩＤと誤差信号ε１．ε。
を合成して伝搬歪を補償する為の合成回路１１と、同相
データＩＤと誤差信号ε１．ε。
とにより制御信号Ｖ、、Ｖ、を形成して、０°と９０°
との分配信号を乗算回路１３．１４等により制御する手
段と、ピーク周波数を設定する遅延回路１２と、補償信
号の位相を調整する移相回路１６とを、帰還ループ内に
接続したものであり、位相差を移相回路１６により調整
することができるので、遅延時間τの設定が任意となっ
て、最適補償特性とすることが可能となり、周波数選択
性のフェージングによる伝搬歪を充分に補償することが
できる利点がある。従って、多値ディジタル無線通信シ
ステムに適用して、受信誤りを少なくすることができる
ことになる。
との分配信号を乗算回路１３．１４等により制御する手
段と、ピーク周波数を設定する遅延回路１２と、補償信
号の位相を調整する移相回路１６とを、帰還ループ内に
接続したものであり、位相差を移相回路１６により調整
することができるので、遅延時間τの設定が任意となっ
て、最適補償特性とすることが可能となり、周波数選択
性のフェージングによる伝搬歪を充分に補償することが
できる利点がある。従って、多値ディジタル無線通信シ
ステムに適用して、受信誤りを少なくすることができる
ことになる。
第１図は本発明の実施例の要部ブロック図、第２図は移
相回路の一例のブロック図、第３図は第２図の移相回路
の動作説明図、第４図は本発明の実施例の補償特性曲線
図、第５図は従来の伝搬歪補償回路の要部ブロック図、
第６図は中間周波信号のスペクトラム説明図、第７図は
等化回路の特性説明図、第８図は従来の伝搬歪補償回路
の補償特性曲線図である。 １は等化回路、２は識別回路、３は遅延回路、４．５ば
乗算回路、６．７は積分回路、１１は合成回路、１２は
遅延回路、１３．１４は乗算回路、１５ばハイブリッド
回路、１６は移相回路である。
相回路の一例のブロック図、第３図は第２図の移相回路
の動作説明図、第４図は本発明の実施例の補償特性曲線
図、第５図は従来の伝搬歪補償回路の要部ブロック図、
第６図は中間周波信号のスペクトラム説明図、第７図は
等化回路の特性説明図、第８図は従来の伝搬歪補償回路
の補償特性曲線図である。 １は等化回路、２は識別回路、３は遅延回路、４．５ば
乗算回路、６．７は積分回路、１１は合成回路、１２は
遅延回路、１３．１４は乗算回路、１５ばハイブリッド
回路、１６は移相回路である。
Claims (1)
- 受信信号と補償信号とを合成して受信信号に含まれる伝
搬歪を補償する合成回路と、同相データとデータ識別時
の誤差信号とによって形成した制御信号により、０°と
９０°との分配信号を制御する手段と、ピーク周波数を
設定する遅延回路と、前記補償信号の位相を調整する移
相回路とを、帰還ループを形成するように接続したこと
を特徴とする伝搬歪補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130906A JPS6112143A (ja) | 1984-06-27 | 1984-06-27 | 伝搬歪補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130906A JPS6112143A (ja) | 1984-06-27 | 1984-06-27 | 伝搬歪補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112143A true JPS6112143A (ja) | 1986-01-20 |
Family
ID=15045489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130906A Pending JPS6112143A (ja) | 1984-06-27 | 1984-06-27 | 伝搬歪補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112143A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56171523U (ja) * | 1980-05-21 | 1981-12-18 | ||
| JPS5969633U (ja) * | 1982-10-30 | 1984-05-11 | 三菱電線工業株式会社 | 平型ケ−ブルの牽引端部 |
| JPS60177626U (ja) * | 1984-04-28 | 1985-11-26 | 昭和電線電纜株式会社 | ケ−ブル引留端部 |
-
1984
- 1984-06-27 JP JP59130906A patent/JPS6112143A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56171523U (ja) * | 1980-05-21 | 1981-12-18 | ||
| JPS5969633U (ja) * | 1982-10-30 | 1984-05-11 | 三菱電線工業株式会社 | 平型ケ−ブルの牽引端部 |
| JPS60177626U (ja) * | 1984-04-28 | 1985-11-26 | 昭和電線電纜株式会社 | ケ−ブル引留端部 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565160B2 (ja) | 交差偏波間干渉補償回路 | |
| CA1235751A (en) | One frequency repeater for a digital microwave radio system with cancellation of transmitter-to-receiver interference | |
| US5499268A (en) | Adaptive equalizer capable of compensating for carrier frequency offset | |
| US5297165A (en) | Equalizer for radio receive signal | |
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US5201071A (en) | Method and apparatus for reducing the peak envelope voltage of an RF transmitter while maintaining signal average power | |
| JP4582752B2 (ja) | 時分割デュプレックストランシーバ中の送信器イメージの抑制 | |
| US5335359A (en) | Diversity receiver using matched filter and decision feedback equalizer | |
| JPH10327204A (ja) | 等化器を用いた位相同期ループ回路 | |
| US6657510B2 (en) | Corrective phase quadrature modulator system and method | |
| JP2002246847A (ja) | 周波数変換器 | |
| EP0122637B1 (en) | Automatic adaptive equalizer | |
| JPS648499B2 (ja) | ||
| JPH0311814A (ja) | Ｓｓｂ変調装置及びｓｓｂ復調装置 | |
| JPS6112143A (ja) | 伝搬歪補償回路 | |
| US5121415A (en) | Adjusting filter coefficients | |
| JPS59228409A (ja) | 自動等化器 | |
| Goodman et al. | Goodman | |
| KR960002670B1 (ko) | 지엠에스케이 동기 검파용 적응 등화회로 | |
| US7254181B2 (en) | Transmitting apparatus and method, receiving apparatus and method, and transmitting and receiving apparatus and method | |
| JPS59112738A (ja) | 交さ偏波干渉補償装置 | |
| JPS6352817B2 (ja) | ||
| JPH0440902B2 (ja) | ||
| JPH0396886A (ja) | 干渉補償回路 | |
| JP2646868B2 (ja) | 交差偏波干渉補償器 |