JPS61123128A - プラズマ反応装置 - Google Patents
プラズマ反応装置Info
- Publication number
- JPS61123128A JPS61123128A JP59234705A JP23470584A JPS61123128A JP S61123128 A JPS61123128 A JP S61123128A JP 59234705 A JP59234705 A JP 59234705A JP 23470584 A JP23470584 A JP 23470584A JP S61123128 A JPS61123128 A JP S61123128A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- reaction
- film
- recessed portions
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Physical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置等の製造に使用されるプラズマ反応
装置の異常反応防止のための構造に関する。
装置の異常反応防止のための構造に関する。
半導体装置の製造において、プラズマ反応は二酸化珪素
(Sing)、窒化珪素(Si3Nオ)、多結晶珪素(
ポリSi) 、燐珪酸ガラス(PSG)等の各種被膜の
化学気相成長(CV D)による基板上への被着、ある
いは珪素(St)等の半導体や各種被膜のエツチングに
広く用いられている。
(Sing)、窒化珪素(Si3Nオ)、多結晶珪素(
ポリSi) 、燐珪酸ガラス(PSG)等の各種被膜の
化学気相成長(CV D)による基板上への被着、ある
いは珪素(St)等の半導体や各種被膜のエツチングに
広く用いられている。
プラズマ反応装置は、従来は基板を1枚宛処理していた
ため基板ホルダの表面は平坦で、放電の集中はなく、従
って異常反応は起こらなかったが、最近処理の自動化に
より基板のハンドリングのため、基板ホルダにくぼみを
つくる必要が生してきた。
ため基板ホルダの表面は平坦で、放電の集中はなく、従
って異常反応は起こらなかったが、最近処理の自動化に
より基板のハンドリングのため、基板ホルダにくぼみを
つくる必要が生してきた。
くぼみがあると、そのエツジで放電の集中を生じ、この
ために発生する異常反応による被着膜厚の増大や過剰エ
ツチング等を生じ、対策が望まれている。
ために発生する異常反応による被着膜厚の増大や過剰エ
ツチング等を生じ、対策が望まれている。
第2図は従来例によるプラズマ反応装置を模式的に示す
断面図である。
断面図である。
図において、■は真空容器で、基板2を載せた基板ホル
ダ3は接地電極で、真空容器1とともに接地される。
ダ3は接地電極で、真空容器1とともに接地される。
4は対向電極で、高周波(RF)電a5に接続される。
反応ガスは人口5より導入され、対向電極4よリシャワ
状に基板2の上に注がれ、排気口6より排気される。
状に基板2の上に注がれ、排気口6より排気される。
反応は両電極間にRF電力を加えて、反応ガスのプラズ
マをつくり、このプラズマガスと基板との間で行われる
。
マをつくり、このプラズマガスと基板との間で行われる
。
この場合、自動搬送装置のアームによる基板のハンドリ
ングを可能にするために基板ホルダ3に設けられた(ぼ
み8A、8B、・・・の部位で基板2に異常反応が起こ
る。
ングを可能にするために基板ホルダ3に設けられた(ぼ
み8A、8B、・・・の部位で基板2に異常反応が起こ
る。
被膜を被着した場合を例にとると、異常反応を生じた部
位においては、膜厚が20〜50%も増加する。
位においては、膜厚が20〜50%も増加する。
プラズマ反応装置において、工程の自動化のために基板
ホルダにくぼみをつくると、この部位で基板に異常反応
が起こる。
ホルダにくぼみをつくると、この部位で基板に異常反応
が起こる。
上記問題点の解決は、プラズマ反応により処理しようと
する基板を搭載する基板ホルダにくぼみを設け、該くぼ
みの表面を絶縁物で覆ってなる本発明によるプラズマ反
応装置により達成される。
する基板を搭載する基板ホルダにくぼみを設け、該くぼ
みの表面を絶縁物で覆ってなる本発明によるプラズマ反
応装置により達成される。
本発明は
(11平坦な基板ホルダの表面上の1部に絶縁物を置く
と、その部位は反応が遅くなる。
と、その部位は反応が遅くなる。
(2)平坦な基板ホルダのの表面上の1部にくぼみをつ
(ると、その部位は反応が速(なる。
(ると、その部位は反応が速(なる。
以上の2つの相反する条件を最適化して、基板内で均一
な反応を起こさせるようにしたものである。
な反応を起こさせるようにしたものである。
第1図(a)、 (blはそれぞれ本発明によるプラズ
マ反応装置の基板ホルダの平面図と断面図である。
マ反応装置の基板ホルダの平面図と断面図である。
図において、アルミニウム(Al)でつくられた基板ホ
ルダ3には工程自動化のためにくぼみ8^、8B。
ルダ3には工程自動化のためにくぼみ8^、8B。
8G、8Dが設けられ、各くぼみにはそれぞれアルミナ
、石英等でつくられた絶縁物9^、9B、9G、9Dが
埋め込まれている。
、石英等でつくられた絶縁物9^、9B、9G、9Dが
埋め込まれている。
この装置により、プラズマ反応はつぎのように行われる
。
。
プラズマCVDの場合は、例えば5iJaを被着すると
きは、反応ガスとしてモノシラン(S i H*)とア
ンモニア<NHりを窒素(Nt)、またはアルゴン(A
r)で希釈して用い、I Torrに減圧して400℃
で、周波数 400KH2の電力を0.4〜0.6 W
cm−”印加して行う。
きは、反応ガスとしてモノシラン(S i H*)とア
ンモニア<NHりを窒素(Nt)、またはアルゴン(A
r)で希釈して用い、I Torrに減圧して400℃
で、周波数 400KH2の電力を0.4〜0.6 W
cm−”印加して行う。
プラズマエツチングの場合は、例えばポリSi 5S
iJ奢をエツチングするときは、反応ガスとして四弗化
炭素(CF、)に5%の酸素(0,)を混合して用い、
Q、5 Torrに減圧して周波数13.56MFIZ
の電力を1.3 Wcm−”印加して行う。
iJ奢をエツチングするときは、反応ガスとして四弗化
炭素(CF、)に5%の酸素(0,)を混合して用い、
Q、5 Torrに減圧して周波数13.56MFIZ
の電力を1.3 Wcm−”印加して行う。
以上のようにして形成された被膜、あるいはエツチング
には異常反応は認められなかった。
には異常反応は認められなかった。
以上詳細に説明したように本発明によれば、プラズマ反
応装置において、工程の自動化のために基板ホルダにく
ぼみを形成しても、この部位で基板に異常反応が起こら
ない。従って被着膜厚の増大や過剰エツチング等を生じ
ることはない。
応装置において、工程の自動化のために基板ホルダにく
ぼみを形成しても、この部位で基板に異常反応が起こら
ない。従って被着膜厚の増大や過剰エツチング等を生じ
ることはない。
第1図(a)、 (b)はそれぞれ本発明によるプラズ
マ反応装置の基板ホルダの平面図と断面図、第2図は従
来例によるプラズマ反応装置を模式的に示す断面図であ
る。 図において、 1は真空容器、 2は基板、 3は基板ホルダ、 4は対向電極、5はRF電源
、 6はガス入口、7は排気口、 8A、8B、8G、8Dは(ぼみ、 9^、9B、9C,90は絶縁物 を示す。
マ反応装置の基板ホルダの平面図と断面図、第2図は従
来例によるプラズマ反応装置を模式的に示す断面図であ
る。 図において、 1は真空容器、 2は基板、 3は基板ホルダ、 4は対向電極、5はRF電源
、 6はガス入口、7は排気口、 8A、8B、8G、8Dは(ぼみ、 9^、9B、9C,90は絶縁物 を示す。
Claims (1)
- プラズマ反応により処理しようとする基板を搭載する
基板ホルダにくぼみを設け、該くぼみの表面を絶縁物で
覆ってなることを特徴とするプラズマ反応装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234705A JPS61123128A (ja) | 1984-11-07 | 1984-11-07 | プラズマ反応装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234705A JPS61123128A (ja) | 1984-11-07 | 1984-11-07 | プラズマ反応装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123128A true JPS61123128A (ja) | 1986-06-11 |
Family
ID=16975096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234705A Pending JPS61123128A (ja) | 1984-11-07 | 1984-11-07 | プラズマ反応装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422772U (ja) * | 1987-07-28 | 1989-02-06 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353962A (en) * | 1976-10-27 | 1978-05-16 | Oki Electric Ind Co Ltd | Production of semicnductor wafers |
-
1984
- 1984-11-07 JP JP59234705A patent/JPS61123128A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5353962A (en) * | 1976-10-27 | 1978-05-16 | Oki Electric Ind Co Ltd | Production of semicnductor wafers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422772U (ja) * | 1987-07-28 | 1989-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4073669A (en) | Plasma etching | |
| EP0661732B1 (en) | A method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition | |
| JP3657942B2 (ja) | 半導体製造装置の洗浄方法、及び半導体装置の製造方法 | |
| JP2002317267A (ja) | 薄膜製造方法 | |
| JP3112880B2 (ja) | Cvd装置のクリーニング方法 | |
| JPH0570957A (ja) | プラズマ気相成長装置 | |
| JPH04233734A (ja) | 弗素化窒化珪素を付着する方法 | |
| JPH0793276B2 (ja) | 薄膜形成前処理方法および薄膜形成方法 | |
| JPS6247130A (ja) | 反応性イオンエツチング装置 | |
| CA1333786C (en) | Process for producing patterns in dielectric layers formed by plasma enhanced chemical vapor deposition (pecvd) | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JPH0520898B2 (ja) | ||
| JPS6316625A (ja) | ドライエツチング用電極 | |
| JPS59172236A (ja) | 反応性イオンエツチング装置 | |
| JPH0546094B2 (ja) | ||
| JP3108466B2 (ja) | 縦型熱処理装置 | |
| JPH0241167B2 (ja) | ||
| JPH02111867A (ja) | シリコン基体への金属の堆積方法 | |
| KR20240069416A (ko) | 기판 처리 장치의 챔버 내부 표면의 보호막 형성 방법 | |
| JPH02148843A (ja) | 半導体装置の製造方法 | |
| JPH01223733A (ja) | 炭化チタン系膜及び窒化チタン系膜のエッチング方法 | |
| JPH04302425A (ja) | 半導体装置の製造方法 | |
| JPS61214526A (ja) | 半導体装置の製造方法 | |
| JPH03152921A (ja) | Cvd装置 | |
| JPH0625859A (ja) | Cvd膜形成装置およびプラズマクリーニング方法 |