JPS61123244A - デ−タ通信処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチデータ通信システムに用いられるデータ
通信処理装置に関する。

〔従来の技術〕

従来、この種のマルチデータ通信システムにおいてデー
タ通信処理装置間でバースト転送を行う場合、データ通
信処理装置内にデータバッファメモリを設け、このデー
タバッファメモリ内に一旦データを記憶させ、そしてデ
ータ通信処理装置とメモリ装置間でデータストア動作を
行・うちのであった。

〔発明が解決しようとする問題点〕

上述した従来のデータ通信処理装置では、データバッフ
ァメモリの容量以上にデータ転送する場合、受信側デー
タ通信処理装置内のデータバッファメモリがいっばいに
なった時にデータのオーバーフローが生じるという欠点
がある。

本発明の目的は、データバッファメモリの容量に関係な
く、バースト転送を正常に行えるデータ通信処理装置を
提供することにある。

〔問題点を解決するための手段〕

未発明は、Ｌ記目的を達成するために、データ八７フア
メモリに記憶されたデータの量とデータバッファメモリ
の容量との大小関係に応じて、バースト転送を一時停止
させたり、ａｔ続させたり、あるいは再開させたりする
ことができる機能を各データ通信処理装置に持たせてい
る。さらに、バースト転送をこのように制御するための
信号線として、各データ通信処理装置を接続しているシ
ステムバスと並列に、ウエート線が設けられる。

すなわち、本発明によるデータ通信処理装置は、それぞ
れがデータバッファメモリを有し、システムバスを介し
て互いにデータのバースト転送を行うデータ通信処理装
置において、 システムバスと並設されたウエート線と、データバッフ
ァメモリに記憶されたデータの量がこのデータバッファ
メモリの容量に達した時に上述のウエート線を介して、
データを送信したデータ通信処理装置に対しバースト転
送を一時停止させるように制御する第１の制御信号を出
力し、　　データバッファメモリに記憶されたデータの
量がその容量以下である時または容量以下になった時に
上述のウエート線を介して、データを送信したデータ通
信処理装置に対しバースト転送を継続させるようにまた
はバースト転送を再開させるように制御する第２の制御
信号を出力するウエート機能制御部と、 を備えたことを特徴とする。

〔実施例〕

以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明によるデータ通信処理装置の一実施例を
マルチデータ通信システムと共に示した図である。デー
タ通信処理装置ｌはシステムバス２およびウエート線３
により互いに接続されており、さらにそれぞれ、システ
ムバス２およびつエート線３との接続を行ラインタフエ
ース部４と、このインタフェース部４を通してデータの
入出力が行われるデータバッファメモリ５と、データバ
ッファメモリ５を制御するウエート機能制御部６と、デ
ータバッファメモリ５と外部のｃｐｏｓとの接続を行う
インタフェース部７ζを備えている。このｃｐｕａはさ
らにメモリ装置９に接続されている。

第２図はデータ通信処理装置の具体的なブロック図であ
る。以下、受信用として適用された場合について説明す
る。

ウエート機能制御部６にはアドレス制御部ｌＯが備えら
れており、このアドレス制御部１Ｇに書込みアドレスレ
ジスタ１１と読出しアドレスレジスタ１２が接続されて
いる。これらのレジスタ１１および１２は、それぞれア
ドレス１１１１１部１０からの制御により、データバッ
ファメモリ５のどのアドレスにデータを書き込むか、あ
るいは書込まれたデータのうちどのアドレスからのデー
タを読出すかをそれぞれ指定するためのものである。読
出しアドレスレジスタ１２の出力側には、レジスタ１２
の内容に所定のビット数（データバッファメモリ５の容
量に応じて決定される数）を加算して信号Ａとして比較
器１４の一方の入力端子に送出する加算器１３が接続さ
れている。また、比較器１４の他方の入力端子には書込
みアドレスレジスタ１１からの信号Ｂが一直接入力され
ている。

比較器１４の出力端子は２つあり、一方の出力端子はフ
リップフロップ１５のセット端子Ｓに接続され、他方の
出力端子はフリップフロップ１５のリセット轡子Ｒに接
続されている。比較器１４は入力された２つの信号Ａと
Ｂを比較し、Ａ＜Ｂの場合には判別信号Ｃ！を一方の出
力端子、すなわちフリップフロップ１５のセット端子Ｓ
に送出し、Ａ≧Ｂの場合には別の判別信号Ｃ２を他方の
出力端子、すなわちフリップフロップ１５のリセット端
子Ｒに送出する。

フリップフロップ１５の出力端子Ｑはインタフェース部
４を介してウエート線３に接続されており、セー２ト端
子Ｓに判別信号Ｃ８が入力された場合にはハイレベルの
ウエート制御信号−ｄが出力され、ウエート線３を介し
て送信側データ通信処理装置に対しデータ転送を停止す
るよう制御し。

逆にリセット端子Ｈに判別信号Ｃ２が入力された場合に
はローレベルのウエート制御信号ｗｂが出力され、送信
側データ通信処理装置に対しデータ転送を再開するよう
制御する。

次に、このように構成されたデータ通信処理装置の動作
について説明する。

受信側データ通信処理装置は、データおよび制御信号り
をインタフェース部４を通して受信する。受信データＤ
はデータバッファメモリ５へ書き込まれる。書込みのア
ドレスはアドレス制御部ｌＯによって制御された書込み
アドレスレジスタ１１で指定される。−’ｙｚ、データ
バッファメモリ５から、アドレス制御部１０によって制
御された読出しアドレスレジスタ１２で指定されたメモ
リ内容が読み出される。データバッファメモリ５から読
み出されたデータはインタフェース部７を介してＣＰｕ
８へ送出される。

その際に読出しアドレスレジスタ１２の内容に所定のビ
ット数を加算した値、すなわち信号Ａと書込みアドレス
レジスタ１１の内容、すなわち信号Ｂとが比較器１４に
おいて比較される。そして、比較器１４が判別信号Ｃ１
を出力した場合にはフリップフロップ１５はハイレベル
のウエート制御信号Ｗａを出力し、それによって送信側
データ通信処理装置はデータ転送を停止する。

この時、もし比較器１４が判別信号Ｃ２を出力した場合
には、これはデータバッファメモリ５に余裕があること
を示しているため１通常のデータ転送が継続される。

送信側データ通信処理装置からのデータ転送が中断して
しばらくすると、信号ＡとＢの大小関係が逆転する。こ
の時点で、比較器１４は判別信号Ｃ２を出力し、それを
受けてフリップフロップ１５はローレベルのウエート制
御信号ｗｂを送出する。

これによって送信側データ通信処理装置はデータ転送を
再開する。

〔発明の効果〕

以上説明したように本発明は、一時的に受信側データ通
信処理装置の処理時間が伸びた場合でも、データのオー
バーフローを起こすことなく、バースト転送を正常に行
える効果がある。

【図面の簡単な説明】

第１図は本発明によるデータ通信処理装置の一実施例を
マルチデータ通信システムと共に示した図、第２図はデ
ータ通信処理装置の具体的なブロック図である。 ｌ・・・データ通信処理装置。 ２…システムバス。 ３・・・ウエート線。 ４．７・・・インタフェース部。 ５・・・データバッファメモリ。 ６・・・ウエート機能制御部。 ８・・・ＣＰＩＪ　。 ９・・・メモリ装置。 ｌＯ・・・アドレス制御部。 ｌｌ・・・書込みアドレスレジスタ。 １２・・・読出しアドレスレジスタ。 １３・・・加算器。 １４・・・比較器。 １５・・・フリップフロップ。 Ａ・・・（レジスタ１２の内容に所定のビーＩト数が加
算された）信号。 Ｂ・・・（レジスタ１１メ内容を示す）＠号。 Ｃ，・・・（Ａ＜Ｂの時の）判別信号。 Ｃ２・・・（Ａ≧Ｂの時の）判別信号。 Ｄ・・・受信データ。 Ｗａ−・・（データ転送停止用の）ウエート制御信号。 ■・・・（データ転送継続用または再開用の）ウエート
制御信号。

Claims (1)

1. 【特許請求の範囲】 それぞれがデータバッファメモリを有し、システムバス
   を介して互いにデータのバースト転送を行うデータ通信
   処理装置において、 前記システムバスと並設されたウエート線と、前記デー
   タバッファメモリに記憶されたデータの量が該データバ
   ッファメモリの容量に達した時に前記ウエート線を介し
   て、データを送信したデータ通信処理装置に対しバース
   ト転送を一時停止させるように制御する第１の制御信号
   を出力し、該データバッファメモリに記憶されたデータ
   の量が該容量以下である時または容量以下になった時に
   該ウエート線を介して、データを送信したデータ通信処
   理装置に対しバースト転送を継続させるようにまたはバ
   ースト転送を再開させるように制御する第２の制御信号
   を出力するウエート機能制御部と、 を備えたことを特徴とするデータ通信処理装置。